女人荫蒂被添全过程13种图片,亚洲+欧美+在线,欧洲精品无码一区二区三区 ,在厨房拨开内裤进入毛片

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

如何給每個RM添加約束?

FPGA技術驛站 ? 來源:FPGA技術驛站 ? 2023-08-17 09:23 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

在常規非DFX(DynamicFunction eXchange)的Vivado設計中,我們可能會碰到給某一個指定的模塊添加特定的約束。這時一個簡單的方法就是將這些約束單獨寫在一個.xdc或.tcl文件中,然后將其添加到Vivado工程中,并將該約束文件的屬性SCOPE_TO_CELLS設定為目標模塊。如果該模塊在設計中被多次實例化,不管這些實例化模塊在設計中的層次如何,此時可設置該約束文件的屬性SCOPE_TO_REF,如下圖所示。這里我們就能理解對于一個cell其屬性NAME和REF_NAME的區別:前者是實例化后的名字,后者為引用名(可以理解為Verilog的module name或VHDL的entityname)。另外,需要特別注意的是使用上述方法時,在.xdc或.tcl文件中的約束其施加的對象是以該指定模塊作為頂層的而不是以實際工程的頂層作為頂層。如果采用Non-Project模式,那么可以通過read_xdc讀入約束文件,然后通過set_property命令指定約束文件的屬性SCOPE_TO_CELLS或者SCOPE_TO_REF。

2a0138ba-3c92-11ee-ac96-dac502259ad0.png

在DFX設計中,我們也會碰到類似的情形,即給同一個RP(Reconfigurable Partition)下的不同RM(Reconfigurable Module)添加不同的約束。這時要考慮幾個因素:同一個RP下不管有幾個RM,在設計中均對應同一個實例化的名字。這意味著不能僅僅通過SCOPE_TO_CELLS將這些約束對應到不同的RM上。另外,每個RM只有在自身對應的configuration上才有效,所以要保證在這個configuration上對應的RM的約束也要有效。從下圖可以看到,當前這個DFX設計中有一個RP,名字為圖中紅色方框所示,該RP下有兩個RM,分別為rp1rm1和rp1rm2。

2a176a72-3c92-11ee-ac96-dac502259ad0.png

基于上圖所示DFX設計,現在我們要分別對rp1rm1和rp1rm2添加不同的約束。這里我們先介紹一下DFX設計的約束管理模式。在DFX設計中,約束是按configuration分組的。這是因為不同的configuration對應不同的RM。但不管有幾個configuration,都會有主約束,也就是ParentRun對應的約束,默認在constrs_1下。主約束包括:頂層IO約束(管腳分配/電平設置/input delay/output delay)、全局時鐘周期約束和每個RP的Pblock信息。主約束在運行Parent Run時生效,并在運行結束之后鎖定靜態區時一同被鎖定,因此,后續的ChildRun會直接獲得這些約束信息不需要重寫一遍。默認情況下,Child Run并沒有單獨的ConstraintSet,也就沒有單獨的約束文件。如果要針對RM施加約束,而RM又出現在Child Run,就要建立新的Constraint Set,這需要如下幾個步驟完成。

第一步:創建與指定RM相關的約束,這些約束應放在單獨的.xdc文件中。

第二步:創建新的Constraint Set,并將第一步創建的約束文件添加到該Constraint Set下。

除了Parent Run之外,有幾個ChildRun,如果這些Child Run里的RM又需要單獨約束,那么就要創建幾個Constraint Set。創建ConstraintSet的方法如下圖所示。

2a385ab6-3c92-11ee-ac96-dac502259ad0.png

第三步:運行DFX Wizard到EditConfiguration Runs界面,如下圖所示。在對應的Constraints列選擇相應的Constraint Set,如圖中紅色方框所示。

2a53e57e-3c92-11ee-ac96-dac502259ad0.png

2a73b8f4-3c92-11ee-ac96-dac502259ad0.png

在Design Run窗口中就能看到相應的ChildRun對應的Constraint Set,如下圖中的紅色方框所示。如果沒生效,要確保ChildRun的Property APPLY_CONSTRSET被勾選。

2a9dd36e-3c92-11ee-ac96-dac502259ad0.png

2ab68260-3c92-11ee-ac96-dac502259ad0.png

上述過程針對的是Vivado Project模式。在Non-Project模式下,當運行rp1rm2對應的Configuration時,要先打開鎖定靜態區布線信息的dcp(在這個dcp中,RP均為黑盒子),然后加載對rp1rm2OOC綜合生成的dcp,這個過程結束之后即可通過read_xdc讀入針對rp1rm2的約束文件。

針對RM的約束文件,通常要設定以下幾個屬性:PROCESSING_ORDER,SCOPED_TO_CELLS和USED_IN,如圖中紅色方框所示。

2ae3aaf6-3c92-11ee-ac96-dac502259ad0.png

審核編輯:湯梓紅
聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 文件
    +關注

    關注

    1

    文章

    579

    瀏覽量

    25317
  • 命令
    +關注

    關注

    5

    文章

    737

    瀏覽量

    22812
  • 約束
    +關注

    關注

    0

    文章

    82

    瀏覽量

    12950
  • Vivado
    +關注

    關注

    19

    文章

    834

    瀏覽量

    68589
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    時序約束實操

    添加約束的目的是為了告訴FPGA你的設計指標及運行情況。在上面的生成約束之后,在Result àxx.sdc中提供約束參考(請注意該文件不能直接添加
    的頭像 發表于 04-28 18:36 ?2974次閱讀
    時序<b class='flag-5'>約束</b>實操

    FPGA主時鐘約束詳解 Vivado添加時序約束方法

    在FPGA設計中,時序約束的設置對于電路性能和可靠性都至關重要。在上一篇的文章中,已經詳細介紹了FPGA時序約束的基礎知識。
    發表于 06-06 18:27 ?1.2w次閱讀
    FPGA主時鐘<b class='flag-5'>約束</b>詳解 Vivado<b class='flag-5'>添加</b>時序<b class='flag-5'>約束</b>方法

    如何每個RM添加約束?對RM添加約束的步驟有哪些呢?

    在常規非DFX(Dynamic Function eXchange)的Vivado設計中,我們可能會碰到某一個指定的模塊添加特定的約束
    的頭像 發表于 08-17 09:22 ?1134次閱讀
    如何<b class='flag-5'>給</b><b class='flag-5'>每個</b><b class='flag-5'>RM</b><b class='flag-5'>添加</b><b class='flag-5'>約束</b>?對<b class='flag-5'>RM</b><b class='flag-5'>添加</b><b class='flag-5'>約束</b>的步驟有哪些呢?

    一文詳解Vivado時序約束

    Vivado的時序約束是保存在xdc文件中,添加或創建設計的工程源文件后,需要創建xdc文件設置時序約束。時序約束文件可以直接創建或添加已存
    的頭像 發表于 03-24 09:44 ?3448次閱讀
    一文詳解Vivado時序<b class='flag-5'>約束</b>

    時序約束

    那位高人指點一下啊,怎么差分時鐘添加時序約束
    發表于 08-08 20:58

    怎么才能刪除自動添加的時序約束

    我使用時鐘發生器ip來生成幾個時鐘。但是當我生成比特流時,XPS會產生錯誤:錯誤:未滿足3個約束。通過讀取Timing約束,可以自動添加一些constainsts有沒有人告訴我如何解決這個問題?謝謝。
    發表于 11-04 08:44

    FPGA上設計系統應該添加任何約束嗎?

    我的原理圖中,我檢查了所有子模塊的時鐘都沒有緩沖區。圖中的藍線是我的時鐘。我應該添加任何約束嗎?我為所有頂級模塊的輸入和輸出添加了時序約束
    發表于 05-22 09:22

    怎樣FPGA邏輯電路添加約束標簽呢

    :如代碼中所述,我們在這里mem添加約束屬性ram_style,要求在實現時用uram來實現。對應生成的Verilog文件如下所示:在生成的Verilog代碼里我們可以看到,memCtrl_mem
    發表于 07-22 14:28

    FPGA開發之時序約束(周期約束

    時序約束可以使得布線的成功率的提高,減少ISE布局布線時間。這時候用到的全局約束就有周期約束和偏移約束。周期約束就是根據時鐘頻率的不同劃分為
    發表于 02-09 02:56 ?817次閱讀

    添加時序約束的技巧分析

    一般來講,添加約束的原則為先附加全局約束,再補充局部約束,而且局部約束比較寬松。其目的是在可能的地方盡量放松
    發表于 11-25 09:14 ?2810次閱讀

    混合搜索的含邏輯“與”“或”的RM優化算法

    相對于標準約束優化問題,廣義約束優化問題(或稱析取優化問題1的等式或不等式約束條件中不僅包含邏輯與關系,還含有邏輯或關系.單調速率(RM)優化問題是廣義
    發表于 12-25 17:13 ?0次下載
    混合搜索的含邏輯“與”“或”的<b class='flag-5'>RM</b>優化算法

    如何理解和使用做FPGA設計時的過約束

    約束(overconstraint) 所謂過約束,就是目標時鐘一個超過其設定運行頻率的約束。比如實際運行的時鐘頻率是100MHz,我們在給這個時鐘
    的頭像 發表于 03-29 11:56 ?6418次閱讀
    如何理解和使用做FPGA設計時的過<b class='flag-5'>約束</b>?

    如何在Vivado中添加時序約束

    前面幾篇文章已經詳細介紹了FPGA時序約束基礎知識以及常用的時序約束命令,相信大家已經基本掌握了時序約束的方法。
    的頭像 發表于 06-23 17:44 ?3099次閱讀
    如何在Vivado中<b class='flag-5'>添加</b>時序<b class='flag-5'>約束</b>

    如何在Vivado中添加時序約束呢?

    今天介紹一下,如何在Vivado中添加時序約束,Vivado添加約束的方法有3種:xdc文件、時序約束向導(Constraints Wiza
    的頭像 發表于 06-26 15:21 ?5243次閱讀
    如何在Vivado中<b class='flag-5'>添加</b>時序<b class='flag-5'>約束</b>呢?

    如何TPU-MLIR添加新的算子

    如何TPU-MLIR添加新的算子
    的頭像 發表于 08-18 11:29 ?1033次閱讀
    如何<b class='flag-5'>給</b>TPU-MLIR<b class='flag-5'>添加</b>新的算子
    主站蜘蛛池模板: 东兰县| 枣阳市| 台东县| 白河县| 电白县| 花莲县| 吉林省| 扎囊县| 南郑县| 汝南县| 尤溪县| 隆尧县| 盐池县| 涟源市| 通榆县| 昌都县| 成武县| 从江县| 清水河县| 南华县| 辰溪县| 丰宁| 游戏| 巴彦淖尔市| 茶陵县| 昌平区| 三亚市| 延安市| 富平县| 苍梧县| 东乌珠穆沁旗| 河池市| 湄潭县| 水富县| 泸溪县| 西昌市| 板桥市| 屏东市| 定边县| 米脂县| 富平县|