一、概述：

SAR ADC 是逐次逼近 ADC 的簡稱（successive approximation register），SAR ADC 的主要優(yōu)點是低功耗、小尺寸、高精度，分辨率和速度適中，采樣延時短，是一種經(jīng)濟型的 ADC 實現(xiàn)方案，故在MCU/SOC 中廣泛采用。

二、SAR ADC工作原理：

SAR ADC 的基本結(jié)構(gòu)包括：

采樣保持電路(Sample and Hold)

比較器(Comp)

控制電路(Control)

逐次逼近寄存器及控制電路(SARLOGIC)

D／A 轉(zhuǎn)換電路(DAC)

如下圖所示，假設(shè)采樣的輸入信號為 5.2V。ADC 的參考電壓為 10V。當(dāng)轉(zhuǎn)換開始時，逐次逼近寄存器將最高有效位設(shè)置為 1，并將所有其他位設(shè)置為零。這意味著該值變?yōu)?1000，這意味著對于 10V 參考電壓，DAC 將產(chǎn)生 5V 值，即參考電壓的一半。現(xiàn)在，該電壓將與輸入電壓進(jìn)行比較，并根據(jù)比較器的輸出，逐次逼近寄存器的輸出將發(fā)生變化。

這意味著如果 Vin 大于 DAC 的輸出，最高有效位將保持原樣，而下一位將被設(shè)置用于新的比較。否則，如果輸入電壓小于 DAC 值，則最高有效位將設(shè)置為零，下一位將設(shè)置為 1 以進(jìn)行新的比較。現(xiàn)在，如果看到下圖，DAC 電壓為 5V，并且由于它小于輸入電壓，最高有效位之前的下一位將設(shè)置為 1，而其他位將設(shè)置為零，此過程將一直持續(xù)到最接近輸入電壓的值達(dá)到。

這就是逐次逼近型 ADC 一次改變 1 位以確定輸入電壓并產(chǎn)生輸出值的方式。無論四次迭代中的值是什么，都將從輸入值中獲得輸出數(shù)字代碼。最后，四位逐次逼近 ADC 的所有可能組合列表如下所示。

三、SAR ADC關(guān)鍵指標(biāo)：

3.1、轉(zhuǎn)換時間：

一般來說，我們可以說對于一個 N 位 ADC，需要 N 個時鐘周期，這意味著這個 ADC 的轉(zhuǎn)換時間將變?yōu)椋?/p>

Tc = N* Tclk --------Tc 是轉(zhuǎn)換時間的縮寫

SAR ADC與其他 ADC 不同的是，SAR ADC 的轉(zhuǎn)換時間與輸入電壓無關(guān)。由于我們使用 4 位 ADC講解，為了避免混疊效應(yīng)，我們需要在 4 個連續(xù)時鐘脈沖后進(jìn)行采樣。

3.2、速度：

SAR ADC 的典型轉(zhuǎn)換速度約為每秒 2 - 5 兆樣本 (MSPS)，但很少有能達(dá)到 10 (MSPS) 的。

3.3、分辨率：

SAR ADC 的分辨率約為 8 - 16 位，但某些類型可達(dá) 20 位。

四、SAR ADC的優(yōu)點和缺點：

與其他類型的 ADC 相比，SAR ADC 具有許多優(yōu)點。它具有高精度、低功耗、易于使用且延遲時間短的特點。延遲時間是信號采集開始的時間以及可從 ADC 獲取數(shù)據(jù)的時間，通常此延遲時間以秒為單位定義。但也有一些數(shù)據(jù)表將此參數(shù)稱為轉(zhuǎn)換周期，在特定 ADC 中，如果數(shù)據(jù)可在一個轉(zhuǎn)換周期內(nèi)獲取，我們可以說它具有一個對話周期延遲。如果數(shù)據(jù)在 N 個周期后可用，我們可以說它有一個轉(zhuǎn)換周期的延遲。

SAR ADC 的一個主要缺點是其設(shè)計復(fù)雜性和生產(chǎn)成本。

審核編輯：劉清