無(wú)互鎖流水級(jí)微處理器 (Microprocessors without Interlocked Pipeline Stages,MIPS） 是流行的 RISC 架構(gòu)處理器之一。其原理是盡量利用軟件方法避免流水線競(jìng)爭(zhēng)問(wèn)題。1981年，美國(guó)斯坦福大學(xué)的 John L. Hennessy 科研小組研發(fā)了 MIPS架構(gòu)處理器。1984年 MIPS 公司成立。MIPS 公司在 MIPS 架構(gòu)處理器基礎(chǔ)上于1985 年發(fā)布了第一個(gè)32位的微處理器 R2000，于1991 年發(fā)布了第一個(gè)64位的微處理器 R4000。這些R系列產(chǎn)品在 20 世紀(jì) 90 年代被廣泛應(yīng)用于 SGI公司的工作站、DEC 工作站和服務(wù)器等計(jì)算機(jī)系統(tǒng)領(lǐng)域。

MIPS 架構(gòu)有32 位和 64位兩種，如圖 2-25 所示。其指令集也存在 MIPSI、 MIPSⅡ、 MIPSⅢ、 MIPSⅣ、MIPS V、 MIPS 32、MIPS 64 多個(gè)版本。其中 MIPS 32 （32位）和MIPS 64（64 位）除各定義一組控制寄存器和指令集外，還有一些可擴(kuò)展指令選項(xiàng)可供選擇，如 MIPS-3D。

MIPS 采用模塊化架構(gòu)，支持4個(gè)協(xié)處理器 (COP0/1/2/3）。通常 COPO是系統(tǒng)控制協(xié)處理器，COP1 是可選浮點(diǎn)運(yùn)算單元(Floating- Point Unit, FPU),COP2/COP3 是未定義的可選協(xié)處理器。例如，在索尼公司最早期的 PS 游戲機(jī)中，COPO 是系統(tǒng)控制協(xié)處理器，COP2 是幾何轉(zhuǎn)換引擎(Geometry TransferEngine, GTE)。在PS2中，COPO 采用的是東芝 R5900 芯片，COP1 采用的是FPU, COP2 采用的是 VPU0。

MIPS 處理器是20 世紀(jì) 80年代中期RISC CPU 設(shè)計(jì)的一大熱點(diǎn)，并得到了市場(chǎng)認(rèn)可和廣泛應(yīng)用。20 世紀(jì)90 年代中后期，約有三分之一的RISC 微處理器是基于 MIPS 架構(gòu)的，是當(dāng)時(shí)最有市場(chǎng)競(jìng)爭(zhēng)力的 RISC CPU 架構(gòu)。目前 ARM RISC 架構(gòu)、MIPS RISC 架構(gòu)、×86 CISC 架構(gòu)之間依然競(jìng)爭(zhēng)激烈。

MIPS 架構(gòu)處理器主要應(yīng)用于嵌入式系統(tǒng)、路由器、互聯(lián)網(wǎng)網(wǎng)關(guān)、視頻游戲控制臺(tái)等領(lǐng)域。MIPS公司 2013年被 Imagination 合 并，其 MIPS 架構(gòu)得到延續(xù)，如采用 MIPS架構(gòu)的龍芯(Loongson）處理器應(yīng)用在曙光 6000 超級(jí)計(jì)算機(jī)中。