電子發(fā)燒友網(wǎng)報道（文/李寧遠）今年是生成式AI爆火的一年，各類基于生成式AI的工具席卷了今年的各類熱點，最近視頻領(lǐng)域Pika labs的產(chǎn)品也掀起了AI文生視頻的熱潮。而在生成式AI的推動下，HBM無疑是今年最火熱的高端存儲產(chǎn)品。

在AI芯片需求不減競爭加劇的背景下，全球最大的兩家存儲器芯片制造商三星和SK海力士都在積極擴大HBM產(chǎn)量搶占AI芯片存力風口。與此同時，作為HBM頭部廠商的SK海力士和三星在推進HBM迭代的同時，仍在不斷探索新的HBM芯片封裝技術(shù)。

三星此前一直在竭盡全力開發(fā)先進封裝技術(shù)如I-cube、H-cube和X-cube，近期又宣布將研發(fā)先進3D封裝技術(shù)SAINT。而SK海力士則在持續(xù)研發(fā)主打的基于TSV的封裝工藝外，近期披露準備在下一代DRAM中應用扇出封裝技術(shù)，探索HBM低成本路線。

傳統(tǒng)封裝無法匹配HBM需求，臺積電CoWoS供不應求

在人工智能算力發(fā)展如火如荼發(fā)展的當下，存力和算力一樣，是風口上的剛需。高性能計算里很大一部分瓶頸在于處理器與DRAM之間的通信速度限制，而且二者之間的通信速度越來越跟不上高性能計算需求前進的腳步。

為了解決這個通信速度限制，很多技術(shù)被開發(fā)了出來，比如現(xiàn)在同樣很火的存算一體。不過從目前來看，這些技術(shù)不可能在短時間內(nèi)就解決處理器和內(nèi)存之間通信限制。因此將DRAM與處理器通過封裝技術(shù)結(jié)合成為解決限制行之有效的手段。

在所有存儲芯片中，HBM也被看作是最適用于AI訓練、推理的存儲芯片。通過將多個DRAM芯片堆疊并與處理器封裝在一起，HBM實現(xiàn)了大容量高位寬的DDR組合。

HBM通過與處理器相同的中介層互聯(lián)實現(xiàn)近存計算，顯著減少了數(shù)據(jù)傳輸時間。封裝技術(shù)在其中發(fā)揮了決定性的作用，封裝技術(shù)直接影響了最后的帶寬和功耗。

HBM已經(jīng)經(jīng)歷了幾代產(chǎn)品的更迭，目前各大存儲廠商主要也是使用基于TSV的封裝技術(shù)進行芯片堆疊，基于TSV工藝的堆疊封裝技術(shù)顯著提升了HBM帶寬，并降低了功耗減小了封裝尺寸。

TSV的出現(xiàn)讓半導體裸片和晶圓可以實現(xiàn)高密度互聯(lián)堆疊在一起，是先進封裝的標志之一。TSV硅通孔技術(shù)通過硅通道垂直穿過組成堆棧的不同芯片或不同層實現(xiàn)不同功能芯片集成，貫穿所有芯片層的通道可以進行信號、指令、電流的傳輸，吞吐量的增加打破了單一封裝內(nèi)低帶寬的限制。

傳統(tǒng)封裝無法匹配HBM需求，基于TSV衍生出的封裝技術(shù)，臺積電的CoWoS是目前供不應求的最理想的封裝方案。

不夸張地說，目前幾乎所有的HBM系統(tǒng)都封裝在CoWos上。CoWoS產(chǎn)能不足是行業(yè)內(nèi)有目共睹的，直接造成了人工智能相關(guān)芯片的短缺。臺積電也是一再上調(diào)CoWos產(chǎn)能，以滿足市場需求。

三星發(fā)力3D封裝，SAINT探索HBM新存儲集成方案

作為行業(yè)頭部HBM供應商，同時在先進封裝領(lǐng)域布局積極的三星，在HBM升級競賽里相當積極，意圖趕超臺積電HBM先進封裝的決心也是很明顯。

此前三星為了在單個封裝內(nèi)集成更多的Chiplet和HBM推出了I-Cube、H-Cube和X-Cube。I-Cube、H-Cube是2.5D封裝，X-Cube是3D封裝。

I-CUBE S將一塊邏輯芯片與HBM裸片水平放置在一個硅中介層上，實現(xiàn)高算力、高帶寬數(shù)據(jù)傳輸和低延遲；H-Cube將邏輯芯片與HBM裸片水平放置在一個硅中介層之外結(jié)合了ABF基底和HDI基底，在I-CUBE基礎(chǔ)上實現(xiàn)更大的封裝尺寸；X-Cube則是采用芯片垂直堆疊的全3D封裝。

而在近期，三星又宣布將計劃在明年推出先進的3D封裝技術(shù)，使用SAINT技術(shù)（Samsung Advanced Interconnection Technology，即三星先進互連技術(shù)），以更小的尺寸集成高性能芯片所需的內(nèi)存和處理器。

SAINT技術(shù)共分為三大類，一是用于垂直堆疊SRAM和CPU的SAINT S，二是用于應用處理器堆疊的SAINT L，三則是應用于CPU、GPU等處理器和DRAM內(nèi)存垂直封裝的SAINT D。據(jù)相關(guān)報道，該技術(shù)中SAINT S已經(jīng)通過了驗證測試，SAINT D和SAINT L的技術(shù)驗證將于明年完成。

HBM及其相關(guān)封裝技術(shù)作為高性能計算領(lǐng)域扮演的重要角色，三星意圖通過SAINT技術(shù)在HBM及封裝領(lǐng)域占據(jù)主動。

SK海力士應用扇出封裝尋找跳過TSV的降本之路

作為另一家HBM頭部供應商，SK海力士同樣是采用基于TSV的封裝技術(shù)來進行產(chǎn)品迭代，現(xiàn)階段SK海力士無疑是HBM類產(chǎn)品的市場領(lǐng)導者，占據(jù)了最大的市場份額。

SK海力士在HBM3市場占據(jù)領(lǐng)先地位離不開他們開發(fā)的MR-MUF（批量回流模制底部填充）技術(shù)。這項技術(shù)確保了HBM 10萬多個微凸塊互連的優(yōu)良質(zhì)量。

此外，該封裝技術(shù)還增加了散熱凸塊的數(shù)量，同時由于其采用具有高導熱性的模制底部填充材料，具有更加出色的散熱性能。而SK海力士也一直在加強投入研發(fā)異構(gòu)集成和扇出型RDL技術(shù)等先進封裝技術(shù)。

雖然SK海力士的HBM產(chǎn)品均使用基于TSV的封裝工藝，但相關(guān)產(chǎn)能的不足以及成本過高問題一直都存在。以TSV為核心的HBM封裝工藝，在保證良率的前提下成本占比接近30%，比前后道工藝成本占比都要高，是占比最高的部分。

為了解決TSV產(chǎn)能低成本高的困擾，SK海力士除了持續(xù)研發(fā)主打的基于TSV的封裝工藝之外，也在探索性價比更高的扇出封裝，為下一代DRAM做準備。

SK海力士希望通過扇出封裝這種方式，降低封裝的成本增加I/O接口的數(shù)量，而且還能跳過TSV工藝。SK海力士計劃明年推出該方案，并到2025年實現(xiàn)1微米以下或亞微米級水平的扇出型RDL技術(shù)。

SK海力士還透露將把下一代后處理技術(shù)“混合鍵合”應用于HBM 4產(chǎn)品，進一步縮小間距，同時在芯片堆疊時不使用焊接凸塊，讓封裝在高度上更具優(yōu)勢。

小結(jié)

HBM涉及現(xiàn)在封裝領(lǐng)域的最先進的內(nèi)存封裝技術(shù)，各大廠商在擴充原有技術(shù)路線產(chǎn)能的基礎(chǔ)上，都在不斷探索新的路線。在人工智能快速推動HBM需求的同時，HBM也帶動了封裝技術(shù)的不斷創(chuàng)新。在算力需求催生存力風口的機遇下，HBM大廠間的競爭從先進封裝就已經(jīng)開始。