隨著人工智能 (AI) 的快速發(fā)展，使用經(jīng)優(yōu)化的芯片對(duì)于打造新一代應(yīng)用至關(guān)重要。Arm 憑借其 CPU、GPU 和相關(guān)技術(shù)，以及諸如 Arm Neoverse 計(jì)算子系統(tǒng) (CSS)[1] 等開創(chuàng)性解決方案，為芯片的優(yōu)化創(chuàng)新奠定了基礎(chǔ)。

CSS 是經(jīng)過驗(yàn)證和性能優(yōu)化的子系統(tǒng)，可令構(gòu)建模塊無縫集成到系統(tǒng)級(jí)芯片 (SoC) 上，旨在降低風(fēng)險(xiǎn)，減少非經(jīng)常性工程 (NRE) 成本并加快產(chǎn)品上市進(jìn)程。Arm Neoverse CSS 為合作伙伴提供采用這些構(gòu)建模塊所需的靈活性，使合作伙伴能夠針對(duì)前沿的工藝節(jié)點(diǎn)進(jìn)行定制，并為新的 AI 應(yīng)用提供定制加速。鑒于 CSS 日益增加的復(fù)雜性，并且構(gòu)建具有競(jìng)爭(zhēng)力的 CSS 需要一定的專業(yè)知識(shí)水平，軟件成為每個(gè)環(huán)節(jié)交付（從驅(qū)動(dòng)程序到應(yīng)用層）的關(guān)鍵組件，并搭配用于優(yōu)化性能和功耗的合作伙伴專用的工作負(fù)載。

此過程中會(huì)采用 Arm Neoverse 平臺(tái) IP，并利用先進(jìn)的代工工藝對(duì) IP 進(jìn)行精煉，從而提高性能、能效并優(yōu)化面積。這一舉措是 Arm 全面設(shè)計(jì) (Arm Total Design) 生態(tài)項(xiàng)目中不可或缺的部分，該生態(tài)項(xiàng)目旨在順利、快速地交付定制 SoC，這也是 AI 時(shí)代的關(guān)鍵環(huán)節(jié)。

合作使得加速

然而，要兌現(xiàn)變革性 AI 應(yīng)用的承諾，不能只靠單打獨(dú)斗。我們長(zhǎng)期的主要 EDA 合作伙伴 Cadence 一直在幫助業(yè)界克服設(shè)計(jì)和實(shí)施方面的高階挑戰(zhàn)。Cadence 作為獨(dú)家的 EDA 合作伙伴加入 Arm 全面設(shè)計(jì)，以加速開發(fā)基于 Neoverse CSS 的定制 SoC?；谶@項(xiàng)合作，Arm 和 Cadence 的客戶可訪問 Cadence 的全流程系統(tǒng)級(jí)設(shè)計(jì)驗(yàn)證和實(shí)現(xiàn)解決方案來加速 SoC 設(shè)計(jì)流程。

Cadence 全流程數(shù)字設(shè)計(jì)、驗(yàn)證和設(shè)計(jì) IP 解決方案經(jīng)過驗(yàn)證，可支持 Neoverse CSS，該解決方案中的產(chǎn)品涵蓋 Cadence Joint Enterprise Data and AI (JedAI) 平臺(tái)[2]，以及基于生成式 AI 的解決方案，其中包括 Cadence Cerebrus Intelligent Chip Explorer[3] 和 Verisium AI-Driven Verification Platform[4]。此外，雙方共同客戶還可以一站式訪問 Cadence Design Services[5]，從基于 Arm 平臺(tái)的系統(tǒng)概念設(shè)計(jì)到流片，實(shí)現(xiàn)芯片流片一次成功。

為什么選擇現(xiàn)在？部分原因是我前面提到的技術(shù)復(fù)雜性日益增加。另外，據(jù) Omdia Research 指出，在 AI 時(shí)代，數(shù)據(jù)中心的 85% CPU 周期和計(jì)算周期實(shí)際上將用于驅(qū)動(dòng)推理，而推理的規(guī)?；\(yùn)行能力仍處于起步階段。我們希望能夠在云數(shù)據(jù)中心和邊緣設(shè)備中運(yùn)行推理，甚至是在如今大家隨身攜帶的移動(dòng)設(shè)備中進(jìn)行這項(xiàng)工作。

Arm 一直致力于為定制芯片開辟更廣泛的生態(tài)系統(tǒng)，從而構(gòu)建不僅可滿足專用工作負(fù)載需求，還能解決數(shù)據(jù)中心功耗預(yù)算問題的硬件。事實(shí)上，只有高效利用電力，才能擴(kuò)大計(jì)算規(guī)模，而 Neoverse CSS 正是為了實(shí)現(xiàn)這一目標(biāo)而創(chuàng)建。

我們?cè)谠S多方面與 Cadence 進(jìn)行合作，目前主要集中在以下三大領(lǐng)域：

Arm SystemReady 芯片投產(chǎn)前驗(yàn)證

Neoverse 上的 EDA 工作負(fù)載

未來技術(shù)

每個(gè)領(lǐng)域的基本目標(biāo)都是簡(jiǎn)化創(chuàng)新者的工作和提高其效率，從而在市場(chǎng)中引入新的創(chuàng)新。

SystemReady[6] 是一組可使合作伙伴快速、輕松地在其硬件上直接運(yùn)行現(xiàn)有軟件的規(guī)范。Arm 與 Cadence 合作開發(fā)芯片投產(chǎn)前驗(yàn)證工具，以確保芯片從一開始就符合 SystemReady 標(biāo)準(zhǔn)，從而確?？蛻粼陂_發(fā)產(chǎn)品時(shí)，這些產(chǎn)品能在一開始就得以正常工作。

與傳統(tǒng)架構(gòu)相比，在基于 Neoverse 平臺(tái)的 AWS Graviton2 實(shí)例上運(yùn)行 Cadence EDA 工具時(shí)，總體擁有成本 (TCO) 最多可降低 40%。

Cadence 已經(jīng)移植了 Xcelium、Liberate、Spectre 和 JasperGold，且結(jié)果令人驚嘆[7]。相比于在 AWS Graviton2 上運(yùn)行時(shí)的性能和成本，在 Graviton3 上運(yùn)行時(shí)，Xcelium 的性能提高 22%，成本降低 12%；Liberate 的性能提升 33%，成本降低 21%；Spectre 的性能提升 35%，成本降低 22%；JasperGold 的性能提升 30%，成本降低 18%。

事實(shí)上，Arm 已經(jīng)在內(nèi)部使用這些工具來驗(yàn)證新一代 Neoverse IP 核心。由此可見，這是一個(gè)良性循環(huán)。

Arm 很高興能繼續(xù)與 Cadence 合作研發(fā)未來的技術(shù)。我們?cè)?Cadence Cerebrus AI 產(chǎn)品方面的合作就是一個(gè)很好的例證，該產(chǎn)品可幫助工程師輕松優(yōu)化功耗、性能和面積。

押注芯片

鑒于利用諸如 2nm 的先進(jìn)工藝開發(fā)芯片時(shí)，每個(gè)項(xiàng)目的成本可能高達(dá)五至七億美元，其中包括項(xiàng)目開發(fā)中的芯片成本和軟件成本，這突顯了 Arm 和 Cadence 的獨(dú)特合作伙伴關(guān)系的重要性。對(duì)于當(dāng)今的許多云服務(wù)運(yùn)營商和 OEM 廠商而言，押注芯片是一項(xiàng)重大決定。這段合作關(guān)系確保我們將共同竭盡全力實(shí)現(xiàn)回報(bào)最大化。

AI 時(shí)代需要更快速、安全地實(shí)現(xiàn)定制芯片，而實(shí)現(xiàn) SoC 通常有三種方法：

通過第三方 IP 集成

全定制芯片

計(jì)算子系統(tǒng)

前兩種方法的開發(fā)工作量大、成本高、周轉(zhuǎn)時(shí)間長(zhǎng)（這在瞬息萬變的市場(chǎng)中是無法承受的），而且風(fēng)險(xiǎn)相當(dāng)大。計(jì)算子系統(tǒng)則為創(chuàng)新者提供了一種成本合理、工作量適當(dāng)、周轉(zhuǎn)時(shí)間短且風(fēng)險(xiǎn)低的快速方法。

Arm 和 Cadence 的合作關(guān)系則能夠保障這樣的設(shè)計(jì)環(huán)境與預(yù)期成果得以實(shí)現(xiàn)。

審核編輯：劉清