什么是邏輯測試儀？

邏輯測試儀是一種用于電子與通信技術(shù)領(lǐng)域的電子測量儀器，主要用于測試數(shù)字系統(tǒng)的邏輯關(guān)系。

邏輯測試儀的工作原理是利用時(shí)鐘從測試設(shè)備上采集和顯示數(shù)字信號。其主要作用在于時(shí)序判定，通過設(shè)定參考電壓后，將被測信號通過比較器進(jìn)行判定，高于參考電壓者為High，低于參考電壓者為Low，在High與Low之間形成數(shù)字波形。

邏輯測試儀由測試儀、探針臺(tái)和相關(guān)的空氣干燥及凈化設(shè)備組成，能夠同時(shí)監(jiān)測多路輸入信號，并具有完善的觸發(fā)功能和強(qiáng)大的分析功能。觸發(fā)功能使得邏輯分析儀可以針對總線范圍、總線間關(guān)系、事件次數(shù)等進(jìn)行觸發(fā)，而分析功能則可以對多個(gè)測量通道組合成總線進(jìn)行顯示，并對總線數(shù)據(jù)使用二進(jìn)制或模擬量的方式進(jìn)行顯示。

邏輯測試儀的應(yīng)用非常廣泛，在復(fù)雜的數(shù)字系統(tǒng)的測試和分析中十分有效。例如，在晶圓測試中，邏輯測試儀能夠發(fā)揮重要作用。它可以提供晶圓規(guī)格、移動(dòng)范圍、精度等參數(shù)，并具有高精度和高速度的測試能力。同時(shí)，邏輯測試儀還具有強(qiáng)大的數(shù)據(jù)處理能力，可以高效地處理大量的測試數(shù)據(jù)，為生產(chǎn)過程中的質(zhì)量控制和產(chǎn)品檢驗(yàn)提供有力支持。

下面小編分享一些邏輯測試儀電路圖，以及簡單分析它們的工作原理。

邏輯測試儀電路圖分享

1、簡單的邏輯測試儀電路電路圖

利用該電路圖可以設(shè)計(jì)一個(gè)非常簡單的邏輯測試儀，由兩個(gè)比較器組成，該系統(tǒng)使用不同分壓器提供的不同參考電壓工作。R3-R4-R5 分壓器提供的電壓約為 IC1b 引腳 6 Ucc 電壓的 40%，以及 IC1a 引腳 3 Ucc 電壓的約 16%。當(dāng) Ucc = 5 V 時(shí)，電壓恰好是比較器 TTL 的閾值（0.8 V 和 2.0 V）。

同樣，R6-R7-R8 分壓器電壓分別供應(yīng) UCC 的 IC1a 引腳 3 的 23% 和 73% 和 IC1b 的引腳 6（標(biāo)準(zhǔn)閾值電平對應(yīng) CMOS 比較器）。

待測電壓 U 施加到 IC1b 引腳 5 和 IC1a 引腳 2 上，并與該參考電壓進(jìn)行比較。當(dāng) U 低于引腳 3 的電壓時(shí)，IC1b 比較器輸出進(jìn)入 H 狀態(tài)。

2、帶顯示的信號邏輯測試儀電路

該信號邏輯測試儀在共陰極七段顯示器上指示輸入是否處于邏輯電平“1”（顯示器上的一個(gè) H）或邏輯電平“0”（顯示器上的一個(gè) L）。如果檢測到未定義的級別，將顯示“n”。當(dāng)輸入為“0”時(shí)，T1鎖定，T2和T3驅(qū)動(dòng)。IC 1a 的輸出 X 為“0”電平，IC1b 的輸出為“0”，因此段 d、e 和 f 將點(diǎn)亮。

當(dāng)條目為邏輯“1”時(shí)，T1 飽和，T2 和T3 被阻塞。IC1a的輸出變?yōu)椤?”，IC1b的輸出變?yōu)椤?”。除了 e 和 f 段之外，已經(jīng)點(diǎn)亮的段 b、c 和 g 也會(huì)亮起，從而顯示“H”。

當(dāng)條目處于未定義狀態(tài)或未連接時(shí)，所有晶體管均導(dǎo)通（由于 R1、R2 和 R3），并且顯示的圖標(biāo)為“n”（未定義）。

測試儀的開關(guān))閾值是1V和3V（3V閾值可以通過增加電阻R4來稍微降低）。

測試儀的輸入阻抗為5k，因此不會(huì)影響被測電路。

3、七段顯示邏輯測試儀電路圖

一個(gè)非常簡單的邏輯測試儀，有一個(gè)七段顯示器來指示高或低，以及一個(gè)可以正確發(fā)出聲音方案的小揚(yáng)聲器，可以使用下面的電子設(shè)備來完成。

如果輸入信號為“0”邏輯，則顯示屏顯示L并且揚(yáng)聲器發(fā)出低音。當(dāng)輸入信號為“1”邏輯時(shí)，顯示屏上出現(xiàn)H，揚(yáng)聲器發(fā)出比低等級高一個(gè)八度的音調(diào)。

當(dāng)輸入信號為“1”時(shí)，驅(qū)動(dòng)晶體管T1、N2的門通向翻轉(zhuǎn)閾值，并且觸發(fā)輸出變?yōu)檫壿嫛?”。晶體管 T2 (pnp) 被鎖定：入口門 N1 也高于尖峰，因此觸發(fā)輸出全為“0”邏輯。I-Belle commutatieT3 和 T4 晶體管被阻斷，電流通過相應(yīng)的段 (bc e, f. 當(dāng)輸入信號為“0”時(shí)，邏輯引線T1和T2被阻斷。輸入電壓門N1和N2均低于尖峰，輸出為“1”邏輯，解鎖晶體管T3和T4，T4的發(fā)射極電壓增長并阻斷二極管D4和D5，導(dǎo)致電流通過段d、e和f，二極管D2和D3、電阻R6和晶體管T3。