Cadence 與 Intel 代工廠合作開發并驗證了一項集成的先進封裝流程。該流程能利用嵌入式多晶?；ミB橋接（EMIB）技術來應對異構集成多芯粒架構不斷增長的復雜性。此次合作意味著 Intel 客戶將能夠利用先進封裝技術來加速高性能計算（HPC）、人工智能和移動設備計算的設計空間方面的進步。這一先進的 EMIB 流程將使設計團隊受益，幫助他們從早期系統級規劃、優化和分析無縫過渡到 DRC 實現和物理簽核，并且無需轉換數據格式。這是一次革命性的合作，有望顯著縮短復雜多芯粒封裝的設計周期。

此先進封裝流程包括 Cadence AllegroX APD（用于元件擺放、信號/電源/接地布線、設計同步電氣分析、DFM/DFA 和最終制造輸出）、Integrity3D-IC Platform 與 Integrity System Planner（用于系統級設計聚合、規劃和優化）、Sigrity與 Clarity求解器（用于 3D 電磁提取、雙參數生成、早期和簽核信號完整性、直流/交流電源分析以及封裝模型提?。?、Celsius求解器（用于早期階段和簽核階段的熱簽核/應力分析）、VirtuosoStudio（用于 EMIB 橋接的信號/電源/接地布線）以及 PegasusVerification System（用于簽核 DRC 和 SystemLVS）。

“越來越多的工程師開始將目光轉向多芯粒架構和先進封裝，因此擁有合適的設計工具和方法變得更加重要，”Cadence 定制 IC 和 PCB 事業部研發副總裁 Michael Jackson 說道，“Cadence 與 Intel 的合作通過提供經過 EMIB 認證的參考流程，有助于簡化向異構集成解決方案的過渡。這一流程經過優化，可以幫助雙方的共同客戶輕松應對現代電子設計的復雜性，在瞬息萬變的科技市場保持前沿地位?！?/p>

“要獲得無縫的設計流程，在工程項目的規劃和實現階段盡早進行熱、信號完整性和電源建模至關重要，”Intel 代工廠副總裁兼產品與設計生態系統總經理 Rahul Goyal 表示，“通過在前期納入這些考慮因素，工程師可同時開展設計和簽核任務，有助于避免潛在的下游延誤。此外，這種積極主動的方法還能確認設計的可行性，確保設計始終符合規定的標準和準則?！?/p>

此次戰略合作必將為客戶賦能，幫助使用 Intel 技術的客戶降低設計風險。

關于 Cadence

Cadence 是電子系統設計領域的關鍵領導者，擁有超過 30 年的計算軟件專業積累。基于公司的智能系統設計戰略，Cadence 致力于提供軟件、硬件和 IP 產品，助力電子設計概念成為現實。Cadence 的客戶遍布全球，皆為最具創新能力的企業，他們向超大規模計算、5G 通訊、汽車、移動設備、航空、消費電子、工業和醫療等最具活力的應用市場交付從芯片、電路板到完整系統的卓越電子產品。Cadence 已連續九年名列美國財富雜志評選的 100 家最適合工作的公司。如需了解更多信息，請訪問公司網站 www.cadence.com。

2024 Cadence Design Systems, Inc. 版權所有。在全球范圍保留所有權利。Cadence、Cadence 徽標和 www.cadence.com/go/trademarks 中列出的其他 Cadence 標志均為 Cadence Design Systems, Inc. 的商標或注冊商標。所有其他標識均為其各自所有者的資產。

審核編輯：劉清