隨著數(shù)據(jù)中心為了滿足人工智能計(jì)算的龐大處理需求而變得越來(lái)越耗電，提高能效變得至關(guān)重要。與一般的搜索引擎請(qǐng)求相比，搭載人工智能的引擎需要消耗超過(guò) 10 倍的電力，預(yù)計(jì)在未來(lái)不到兩年的時(shí)間，全球數(shù)據(jù)中心的電力需求將達(dá)到約 1,000 太瓦時(shí)（TWh） 。從電網(wǎng)到處理器，電力需要經(jīng)過(guò)四次轉(zhuǎn)換來(lái)為人工智能請(qǐng)求的處理提供電能，這可能導(dǎo)致約 12% 的電力損耗。

安森美最新一代T10 PowerTrench系列和EliteSiC 650V MOSFET的強(qiáng)大組合為數(shù)據(jù)中心應(yīng)用提供了一種完整解決方案，該方案在更小的封裝尺寸下提供了無(wú)與倫比的能效和卓越的熱性能。通過(guò)使用T10 PowerTrench系列和EliteSiC 650V解決方案，數(shù)據(jù)中心能夠減少約1%的電力損耗。如果在全球的數(shù)據(jù)中心實(shí)施這一解決方案，每年可以減少約10太瓦時(shí)的能源消耗，相當(dāng)于每年為近百萬(wàn)戶家庭提供全年的用電量。

EliteSiC 650V MOSFET提供了卓越的開關(guān)性能和更低的器件電容，可在數(shù)據(jù)中心和儲(chǔ)能系統(tǒng)中實(shí)現(xiàn)更高的效率。與上一代產(chǎn)品相比，新一代碳化硅(SiC) MOSFET的柵極電荷減半，并且將儲(chǔ)存在輸出電容(Eoss)和輸出電荷(Qoss)中的能量均減少了44%。與超級(jí)結(jié) (SJ) MOSFET 相比，它們?cè)陉P(guān)斷時(shí)沒(méi)有拖尾電流，在高溫下性能優(yōu)越，能顯著降低開關(guān)損耗。這使得客戶能夠在提高工作頻率的同時(shí)減小系統(tǒng)元件的尺寸，從而全面降低系統(tǒng)成本。

T10 PowerTrench 系列專為處理對(duì) DC-DC 功率轉(zhuǎn)換級(jí)至關(guān)重要的大電流而設(shè)計(jì)，以緊湊的封裝尺寸提供了更高的功率密度和卓越的熱性能。這是通過(guò)屏蔽柵極溝槽設(shè)計(jì)實(shí)現(xiàn)的，該設(shè)計(jì)具有超低柵極電荷和小于 1 毫歐的導(dǎo)通電阻 RDS(on)。此外，軟恢復(fù)體二極管和較低的 Qrr 有效地減少了振鈴、過(guò)沖和電氣噪聲，從而確保了在應(yīng)力下的最佳性能、可靠性和穩(wěn)健性。該組合解決方案還符合超大規(guī)模運(yùn)營(yíng)商所需的嚴(yán)格的開放式機(jī)架 V3 (ORV3) 基本規(guī)范，支持下一代大功率處理器。

T10 屏蔽柵極溝槽技術(shù)

功率級(jí)內(nèi)部的MOSFET必須能承受高電流，并對(duì)整個(gè)系統(tǒng)的效率產(chǎn)生顯著影響。導(dǎo)通損耗和開關(guān)損耗共同構(gòu)成了晶體管上的功率耗散。需要考慮的主要參數(shù)包括導(dǎo)通電阻RDS(ON)、柵極電荷以及寄生元件等，它們能在導(dǎo)通損耗和開關(guān)損耗之間取得平衡。

安森美用于低壓和中壓 MOSFET 的新型 T10 技術(shù)是理想的選擇，該技術(shù)采用屏蔽柵極溝道設(shè)計(jì)，具有超低 QG 和 RDS(ON) < 1m 的特性。T10技術(shù)通過(guò)其行業(yè)領(lǐng)先的軟恢復(fù)體二極管（Qrr, Trr）減少了振鈴、過(guò)沖和噪聲，實(shí)現(xiàn)了性能與恢復(fù)特性之間的完美平衡。

FOM改進(jìn)

T10屏蔽柵極溝槽技術(shù)主要針對(duì)DC-DC轉(zhuǎn)換應(yīng)用，適用于各種需要 40V 和 80V MOSFET 的新型 48V 應(yīng)用和傳統(tǒng) 12V 應(yīng)用。該技術(shù)旨在優(yōu)化效率，降低輸出電容及關(guān)鍵性能指標(biāo)，同時(shí)實(shí)現(xiàn)更低的導(dǎo)通電阻RDS(ON)和柵極電荷QG。其中，出色的40V溝槽技術(shù)產(chǎn)品NVMFWS0D4N04XM，RDS(ON)可低至0.42m?，采用小巧的5x6封裝。而對(duì)于80V的選項(xiàng)NVBLS0D8N08X，RDS(ON)則可低至0.79m?。對(duì)于低壓 FET，襯底電阻可能占 RDS(ON) 的很大一部分。

因此，隨著技術(shù)的進(jìn)步，使用較低電阻率的襯底和減薄晶圓變得至關(guān)重要。在 T10 技術(shù)中，安森美成功減小了晶圓厚度，從而將 40V MOSFET 中襯底對(duì) RDS(ON) 的影響從約 50% 減少到 22%。更薄的襯底也提高了器件的熱性能。

審核編輯：彭菁