概述
AD9559是一款低環(huán)路帶寬時鐘倍頻器，可針對包括同步光纖網(wǎng)絡(luò)(SONET/SDH)的許多系統(tǒng)提供抖動清除和同步功能。AD9559產(chǎn)生的輸出時鐘可以與多達(dá)四路外部輸入?yún)⒖紩r鐘同步。DPLL可以降低與外部參考時鐘相關(guān)的輸入時間抖動或相位噪聲。借助數(shù)字控制環(huán)路和保持電路，即使所有參考輸入都失效，AD9559也能持續(xù)產(chǎn)生低抖動輸出時鐘。
數(shù)據(jù)表：*附件：AD9559雙路PLL四通道輸入多服務(wù)線路卡自適應(yīng)時鐘轉(zhuǎn)換器技.pdf

應(yīng)用

• 網(wǎng)絡(luò)同步，包括同步以太網(wǎng)和OTN映射/解映射
• 清除基準(zhǔn)時鐘抖動
• 最高達(dá)到OC-192的SONET/SDH時鐘，包括FEC
• Stratum 3保持、抖動清除及相位瞬態(tài)控制
• 無線基站控制器
• 有線基礎(chǔ)設(shè)施
• 數(shù)據(jù)通信

特性

• 在保持模式下穩(wěn)定性支持GR-1244 Stratum 3
• 支持平穩(wěn)的參考切換，幾乎不會干擾輸出相位
• 支持Telcordia GR-253抖動產(chǎn)生、轉(zhuǎn)換和容差，適用于SONET/SDH至OC-192系統(tǒng)
• 支持ITU-T G.8262同步以太網(wǎng)從時鐘
• 支持ITU-T G.823、G.824、G.825和G.8261
• 自動/手動保持和參考切換
• 自適應(yīng)時鐘可動態(tài)調(diào)整反饋分頻器，用于OTN映射/解映射應(yīng)用
• 雙通道數(shù)字PLL架構(gòu)，帶四個基準(zhǔn)輸入電壓（單端或差分）
• 4x2交叉點(diǎn)允許任意基準(zhǔn)輸入驅(qū)動任意PLL
• 輸入?yún)⒖碱l率范圍：2 kHz至1250 MHz
• 參考驗(yàn)證和頻率監(jiān)控(2 ppm)
• 欲了解更多特性，請參考數(shù)據(jù)手冊

框圖

引腳配置描述

典型性能特征

操作理論

AD9559提供的時鐘輸出與所選（活動）參考的相位和頻率直接相關(guān)，但其抖動特性由系統(tǒng)時鐘控制，而系統(tǒng)時鐘可通過數(shù)控振蕩器（DCO）以及模擬鎖相環(huán)（APLL）進(jìn)行控制。

可以將AD9559看作是在一個封裝內(nèi)集成了兩個AD9557，由一個4:2交叉開關(guān)控制參考輸入。AD9559支持多達(dá)125種參考輸入和輸入頻率，范圍從2kHz到250MHz。該產(chǎn)品包含兩個數(shù)字鎖相環(huán)（DPLL）。每個DPLL都有一個可編程數(shù)字低通濾波器，可大幅降低傳輸?shù)交顒虞敵龆说亩秳樱⑶疫@兩個DPLL可以完全獨(dú)立運(yùn)行。AD9559支持手動和自動切換。雖然在掉電期間，AD9559會繼續(xù)將輸出保持為高電平，前提是系統(tǒng)時鐘存在。保持輸出頻率是轉(zhuǎn)換到參考開關(guān)前輸出頻率歷史的一個時間平均值。如果活動參考降級或完全失效，該器件會激活手動和自動參考切換功能；在DPLL鎖定時，允許用戶動態(tài)更改時鐘分頻比。

AD9559包括一個系統(tǒng)時鐘乘法器、兩個DPLL和兩個APLL。系統(tǒng)時鐘首先進(jìn)入DPLL，在這里進(jìn)行抖動消除，并且大部分頻率轉(zhuǎn)換都在此完成。每個DPLL都有一個30位數(shù)控振蕩器（DCO），可產(chǎn)生175MHz至200MHz范圍內(nèi)的信號。

DCO輸出進(jìn)入APLL，APLL將信號倍頻至2.9GHz到4.2GHz的范圍。然后，該信號進(jìn)入時鐘分配部分，時鐘分配部分帶有3分頻至11分頻的整數(shù)通道分頻器（1分頻至1024分頻）。

XOA和XOB輸入為系統(tǒng)時鐘提供輸入。這些位將10MHz至60MHz范圍內(nèi)的參考時鐘映射到10MHz至50MHz的晶體連接，橫跨XOA和XOB輸入。系統(tǒng)時鐘為頻率仲裁器、DPLL和內(nèi)部切換邏輯提供時鐘。

AD9559上的每個APLL都有兩個差分輸出驅(qū)動器。四個輸出驅(qū)動器中的每一個都有一個專用的10位可編程后置分頻器。每個差分驅(qū)動器都可以配置為單端差分輸出或雙單端CMOS輸出。時鐘分配部分的工作頻率高達(dá)1250MHz。

在差分模式下，輸出驅(qū)動器采用1.8V電源供電，以實(shí)現(xiàn)高性能，同時功耗最低。

有兩種不同的模式：LVDS模式和1.8V HSTL模式。電壓擺幅與LVPECL兼容。如果需要LVPECL信號電平，設(shè)計人員可以交流耦合AD9559輸出，并在目標(biāo)端使用戴維南等效端接來驅(qū)動LVPECL輸入。

在單端模式下，每個差分輸出驅(qū)動器可以作為兩個單端CMOS輸出運(yùn)行。OUTA、OUTB和OUT1A、OUT1B支持僅1.8V CMOS操作，而OUT0A、OUT0B支持1.8V或3.3V CMOS操作。

參考輸入物理連接

四對引腳（REFA、REFA_REFD、REFB）為參考時鐘接收器提供訪問通道。為適應(yīng)上升沿和下降沿較慢的輸入信號，差分和單端輸入接收器均具有滯后特性。滯后特性還可確保未連接或懸空的輸入不會導(dǎo)致接收器振蕩。

在配置為差分模式運(yùn)行時，輸入接收器可適應(yīng)交流耦合或直流耦合輸入。2.5V和3.3V LVPECL等效的接收器在內(nèi)部進(jìn)行直流耦合。可處理交流耦合操作，但內(nèi)部無50Ω或100Ω端接。

配置為單端操作時，輸入接收器呈現(xiàn)47kΩ（典型值）的下拉負(fù)載。用戶可編程閾值擺幅電壓范圍為3種，用于每個單端接收器。有關(guān)設(shè)置，請參見寄存器0x0300至寄存器0x037A。