NXP S32G2 硬件設(shè)計(jì)篇（下）

接 NXP S32G2 硬件設(shè)計(jì)篇（上），下篇里我們將介紹關(guān)于 S32G2 的 Memory 以及高速接口的設(shè)計(jì)。

DDR

S32G2既可以外接LPDDR4也可以外接DDR3L。如果不使用外部DRAM，相關(guān)引腳可以懸空。(需注意S32G234M不支持DRAM接口）。

如果外接LPDDR4，需要按照下表規(guī)則：

數(shù)據(jù)線調(diào)序

在PCB layout 時(shí)，有時(shí)為了方便走線，需要調(diào)整接線方式，調(diào)整時(shí)需要按照如下要求：

首先，在LPDDR4系統(tǒng)中，信號(hào)按照下列方式分組

Channel A: Byte0 and Byte1, CA_A[5:0], CKE0_A, CKE1_A, CS0_A, CS1_A

Channel B: Byte2 and Byte3, CA_B[5:0], CKE0_B, CKE1_B, CS0_B, CS1_B

其中每組Byte內(nèi)部的數(shù)據(jù)線，可以在組內(nèi)隨意調(diào)換位置；

一個(gè)channel內(nèi)的Byte 直接可以整體調(diào)換(如Byte0可以和Byte1整體調(diào)換，但是Byte0和Byte3不可以調(diào)換)。

LPDDR4 Layout規(guī)則

同一組的DQ信號(hào)需要在相同的層。

DQ信號(hào)線上有過(guò)孔的話，過(guò)孔旁邊可以放置地過(guò)孔，提高屏蔽能力以及保持阻抗連續(xù)

所有信號(hào)阻抗都到參考地平面。

走線不要經(jīng)過(guò)分割的平面。

單端信號(hào)線阻抗設(shè)計(jì)為40 Ohm (+/-10%)，差分信號(hào)線阻抗設(shè)計(jì)為80 Ohm (+/-10%)

信號(hào)線間距至少2倍于信號(hào)線到參考平面的距離，不同組之間的信號(hào)線間距以及到差分線的間距最好保持至少3倍。保持足夠的距離只參考平面邊緣。

信號(hào)線上盡量少的使用過(guò)孔，單根信號(hào)線最好不要超過(guò)2個(gè)。同組信號(hào)線保持相同的過(guò)孔數(shù)。在做等長(zhǎng)計(jì)算時(shí)，過(guò)孔長(zhǎng)度也需要考慮進(jìn)去。

最大走線長(zhǎng)度和拓?fù)浣Y(jié)構(gòu)、驅(qū)動(dòng)能力、終端等都有關(guān)系。

地平面需要提供低阻抗的返回路徑。

走線規(guī)則按照下表要求

當(dāng)使用DDR3L時(shí)需要按照下面規(guī)則

數(shù)據(jù)線調(diào)序

和LPDDR4類(lèi)似，在PCB layout 時(shí)，有時(shí)為了方便走線，也可以調(diào)整接線方式，調(diào)整時(shí)需要按照如下要求：

每組Byte內(nèi)部的數(shù)據(jù)線，可以在組內(nèi)隨意調(diào)換位置

一個(gè)channel內(nèi)的Byte 直接可以整體調(diào)換

DDR3L Layout 規(guī)則

DDR3L layout時(shí)需要遵照下面規(guī)則：

VREF_DDR以粗線的方式進(jìn)行走線

CK/CK#需要按點(diǎn)對(duì)點(diǎn)的方式從控制器走到DRAM，并且等長(zhǎng)。單端信號(hào)線阻抗控制為50Ω，差分線阻抗控制為100Ω

ADD/CMD 需要按照T型拓?fù)渥呔€，并且在末端通過(guò)40Ω的終端電阻連接至VTT。

ADD/CMD 阻抗在終端電阻之前控制為40Ω，終端電阻之后控制為50Ω，T型拓?fù)涞姆植纥c(diǎn)需要盡可能靠近DRAM。

同組數(shù)據(jù)線保持等長(zhǎng)，并盡量在同一層走線，單端信號(hào)線阻抗控制為50Ω，差分線阻抗控制為100Ω。

QSPI

QuadSPI 接口可以外接一個(gè)或者兩個(gè)外部flash（通過(guò)QSPI A 和QSPI B接口），每個(gè)都支持8位雙向數(shù)據(jù)線。

QSPI_A只支持1.8V，QSPI_B支持1.8V或者3.3V。QSPI_B和SDHC接口復(fù)用相同的引腳。對(duì)于1.8V的QSPI flash設(shè)備，如果有連接RESET_B，則需要一個(gè)電平轉(zhuǎn)換芯片，因?yàn)镾32G2的RESET_B是3.3V的電平信號(hào)。

QSPI設(shè)計(jì)指導(dǎo)

QSPI Layout 規(guī)則

DQ信號(hào)線（包括RWDS）最大線長(zhǎng)和負(fù)載容值相關(guān)

總的負(fù)載容值需要小于15pf，總?cè)葜蛋韵聨追N：

走線電容（FR4板材大約3.3pf/inch）

器件封裝引腳電容

和過(guò)孔相關(guān)的寄生電容

所有走線需要做+/- 50 mils 以?xún)?nèi)的等長(zhǎng)

以太網(wǎng)

以太網(wǎng)設(shè)計(jì)有以下設(shè)計(jì)建議:

RGMII信號(hào)走線時(shí)需要按照下面規(guī)格：

Tx信號(hào)組合Tx信號(hào)組分別置于相同層

走線避免90度拐角

MAC到PHY走線長(zhǎng)度不超過(guò)3 英寸

走線間距大于等于3倍線寬

所有 TX、TXCLK、RX、RXCLK信號(hào)做到組內(nèi)+/-50 mil的等長(zhǎng)

RJ45金屬外殼連到機(jī)殼地，從而減少EMI

MDI信號(hào)線對(duì)按照差分方式走線

SerDes

S32G2有兩個(gè)SerDes接口，每個(gè)都可以配置為PCIe或者SGMII。S32G234M上只支持PCIe_0。下表展示了可選的SerDes配置方式：

PCIe 設(shè)計(jì)推薦按照下面規(guī)則：

SGMII 設(shè)計(jì)推薦按照下面規(guī)則：

未使用引腳設(shè)計(jì)

SerDes布線按照下面規(guī)則：

走線參考平面需要連續(xù)，不要經(jīng)過(guò)平面分割槽，放置連接器時(shí)，保證地平面包圍每個(gè)引腳

PCIEx_REXT信號(hào)走線盡可能短

差分信號(hào)線不要走晶振下面，也不要平行于時(shí)鐘走線以及數(shù)據(jù)信號(hào)線

差分線設(shè)計(jì)為100Ω 阻抗，并盡可能短

線寬和間距在整個(gè)走線過(guò)程中不要改變

差分線對(duì)的長(zhǎng)度差距在5mil內(nèi)

差分線兩根線過(guò)孔數(shù)量及規(guī)格保持一致，并且過(guò)孔對(duì)旁邊放置距離相等的地過(guò)孔

USB-ULPI

USBOTG符合USB2.0協(xié)議，可以作為主設(shè)備、從設(shè)備或者OTG設(shè)備。速度支持HS、full-speed(FS) 和 low-speed(LS)，S32G234M不支持USB-ULPI。