文章來源：學習那些事

原文作者：小陳婆婆

本文介紹了存儲器測試中的晶圓揀選工作。

在半導體存儲器測試中，測試圖形（Test Pattern）是檢測故障、驗證可靠性的核心工具。根據測試序列長度與存儲單元數N的關系，測試圖形可分為N型、N2型和N3/?型三大類。

以下從行業視角，對這三類測試圖形進行技術解析與案例分享，分述如下:

N型測試圖形

N2型測試圖形

N3/?型測試圖形

N型測試圖形

N型測試圖形：基礎故障的“篩查利器”

N型測試圖形的測試序列長度與N成正比，聚焦于存儲單元、輸入/輸出緩沖器等基礎模塊的故障檢測。

一、 全“0”/全“1”圖形

測試原理：按地址順序向所有存儲單元寫入全“0”或全“1”，再按相同順序讀出并比較。

行業價值：

優勢：可檢測輸入緩沖器、輸出驅動器及存儲單元的固定故障（Stuck-at Fault）。

局限：幾乎無法檢測地址解碼器故障（如地址線短路）。

案例：某DRAM芯片通過全“0”測試后，發現輸出驅動器存在固定“0”故障，導致數據總線沖突。

二、棋盤圖形（Checkerboard）

測試原理：向相鄰存儲單元交替寫入“0”和“1”，形成棋盤狀分布。

行業價值：

優勢：可檢測相鄰單元間的干擾故障（如電荷共享）。

局限：對地址故障檢測能力有限。

案例：某SRAM芯片在棋盤測試中，發現相鄰單元在寫入相反數據時出現位翻轉，定位為字線耦合電容過大。

三、 齊步圖形（Marching Pattern）

測試原理：在全“0”或全“1”背景上，按地址順序逐個讀寫并改寫存儲單元，再反向重復。

行業價值：

優勢：可檢測地址故障（如地址線開路）和數據保持故障。

標準：JEDEC標準中March C+算法即基于此原理，覆蓋95%以上的存儲器故障。

案例：某NAND Flash通過齊步測試發現地址解碼器存在偏移故障，導致連續地址映射錯誤。

N2型測試圖形

N2型測試圖形：地址與數據故障的“雙重獵手”

N2型測試圖形的測試序列長度與N2成正比，通過全面覆蓋地址與數據組合，檢測復雜故障。

一、走步圖形（Walking Pattern）

測試原理：以某一存儲單元為基準，逐次寫入反碼并檢測其他單元是否受干擾。

行業價值：

優勢：可檢測存儲單元間干擾（如行/列相鄰干擾）。

案例：某DRAM芯片在走步測試中，發現某字線上的單元在寫入反碼時，相鄰字線單元出現位翻轉，定位為字線間距過小。

二、 跳步圖形（Galloping Pattern）

測試原理：在走步圖形基礎上，每次檢測后增加對基準單元的復核。

行業價值：

優勢：覆蓋所有地址與數據變化組合，檢測隱蔽故障。

局限：測試時間較長，適用于高可靠性要求場景（如汽車電子）。

案例：某MRAM芯片通過跳步測試發現讀出放大器存在閾值漂移，導致數據誤判。

三、 跳步寫恢復圖形（Galloping Write Recovery）

測試原理：在寫操作后，持續檢測基準單元內容是否受干擾。

行業價值：

優勢：專用于檢測寫操作引發的干擾故障（如寫恢復時間不足）。

案例：某ReRAM芯片在跳步寫恢復測試中，發現寫操作后相鄰單元出現數據翻轉，定位為寫驅動電路設計缺陷。

N3/?型測試圖形

N3/?型測試圖形：大容量存儲器的“效率革命”

隨著存儲器容量向Tb級演進，N2型測試圖形的時間成本激增。N3/?型測試圖形通過優化測試策略，將序列長度壓縮至N3/?，成為大容量存儲器的首選。

一、 正交走步圖形（Orthogonal Walking）

測試原理：基準單元在地址空間移動時，僅檢測其所在行/列的干擾。

行業價值：

優勢：測試時間縮短至N3/?，同時保持對行/列干擾的檢測能力。

案例：某3D NAND芯片通過正交走步測試，發現層間干擾導致的數據保持失效。

二、 對角線走步圖形（Diagonal Walking）

測試原理：基準單元沿存儲矩陣主對角線移動，其他單元全面檢測。

行業價值：

優勢：進一步壓縮測試時間，適用于大規模陣列。

局限：對非對角線方向的干擾檢測能力較弱。

案例：某CMOS圖像傳感器通過該測試，發現像素陣列對角線方向的耦合噪聲。

三、移動對角線圖形（Moving Diagonal）

測試原理：每次移動對角線后，重新寫入并檢測所有單元。

行業價值：

優勢：平衡測試時間與覆蓋率，適用于中等規模存儲器。

案例：某LPDDR5芯片通過該測試，發現多bank并行訪問時的時序沖突。

行業趨勢：從“全面覆蓋”到“智能篩選”

四、現代存儲器測試正面臨兩大挑戰

容量爆炸：Tb級存儲器使N2型測試時間長達數小時，需通過壓縮算法（如CompactTest）將時間壓縮至分鐘級。

低功耗需求：移動設備對測試功耗提出嚴苛要求，需采用動態電壓調整（DVS）技術降低測試能耗。

從N型到N3/?型測試圖形，半導體行業在測試效率與故障覆蓋率之間不斷尋求平衡。隨著3D集成、存算一體等新技術涌現，測試圖形設計正從“經驗驅動”向“AI驅動”演進，通過機器學習預測故障模式，實現測試資源的精準配置。未來，測試圖形將成為連接芯片設計與制造工藝的“智能紐帶”，持續推動存儲器技術的可靠性邊界。