引言

在芯片設計的流片之路充滿挑戰，物理驗證EDA工具無疑是這“最后一公里”關鍵且不可或缺的利器。它通過設計規則檢查、版圖與原理圖一致性驗證等關鍵流程，為IC設計契合制造需求提供堅實保障。作為簽核（Signoff）環節的關鍵防線，物理驗證EDA工具有力保障了流片的可靠性與成功率，堪稱芯片成功流片的守護者。

在大規模數字/數模混合IC領域，隨著芯片設計規模突破百億晶體管級別，設計規則檢查（DRC）的復雜度呈指數級增長，層次化并行驗證加速成為提升DRC/LVS效率的關鍵。先進工藝的新型設計規則，如FinFET專屬規則驗證等，也要求物理驗證工具不斷創新。

在電源管理芯片（PMIC）領域，高壓器件的可靠性檢測至關重要。在存儲芯片領域，海量陣列層次的處理與物理驗證性能，直接影響芯片良率與成本。在射頻（RF）芯片設計中，由于存在異形結構，如螺旋電感、傳輸線、復雜天線形狀等，其物理驗證往往難以通過普通EDA工具完成。

此外，隨著Chiplet（芯粒）技術的興起，先進封裝（如2.5D/3D IC、異構集成）成為突破摩爾定律瓶頸的關鍵路徑。為推動Chiplet大規模落地，實現跨工藝節點集成、多芯片電路與版圖的一致性檢查，高效物理規則驗證成為關鍵技術挑戰之一。

面對挑戰，華大九天憑借30余年的深厚積累與深耕細作，成功打造了完整物理驗證解決方案Empyrean Argus，全面覆蓋模擬、射頻、存儲、數字、面板等各類芯片設計與制造環節，并廣泛適用于先進封裝領域，提供Signoff級別的驗證服務，為芯片產業的高質量發展提供了強大的技術支撐與保障。

Argus：以Signoff精度打造的全場景解決方案

物理驗證平臺Argus集成了多項核心物理驗證功能，全面覆蓋復雜設計場景。

1設計規則檢查 (DRC)

出色的通用DRC規則檢查，涵蓋距離、圖形關系、密度、天線、電壓等方面；可對版圖進行邏輯運算等處理，并能針對圖形、邊及角度等各類數據開展高精度檢查，并可對特定區域進行局部交互式檢查。其DRC Flat模式創新性地引入多線程支持功能，顯著提升了規則檢查效率。

2版圖與原理圖一致性檢查 (LVS)

支持層次化版圖網表高效提取，可自定義HCELL。提供特殊路徑檢查、短路/開路路徑分析的ERC應用，具備靈活的器件提取語言，可精準提取后仿所需多種參數，適用于電源驅動芯片中的高壓器件、圖像傳感CIS特殊結構及3DIC器件提取。針對超大規模SoC電路，Argus的LVS工具驗證速度更快，性能優勢顯著。

3版圖與版圖對比 (LVL)

支持多機并行，可對不同類型電路版圖實施自適應預處理，提升性能；具備雙窗口反標結果顯示等功能，滿足用戶多樣化需求。

4可編程電氣規則檢查 (PERC)

能夠對Netlist流程進行Topological檢查，提供豐富的Python編程指令，支持基于Pattern模式檢索，降低規則與引擎的無效交互，同時支持數據與命令雙并行處理。

5冗余圖形填充 (Dummy Fill)

支持先進工藝，涵蓋鰭片高度、寬度限制、密度梯度規則及多圖案化掩膜拆分；支持多種形狀Dummy填充，以及多圖形、多層次、堆疊、伸縮填充；具備密度優化與顏色拆分功能，滿足光刻要求，可壓縮層次存儲數據以優化處理效率。

6圖形查找與匹配 (Pattern Match)

提供精準匹配和模糊匹配多種模式，支持層次化并行查找和匹配，方便用戶快速定位版圖中的重復結構或潛在設計缺陷。

7先進工藝掩膜拆分 (Multi Pattern)

支持先進工藝 Double-Pattern/Multi-Pattern掩膜拆分，提供多種拆分沖突的輸出形式，可將版圖圖形拆分到多張掩膜版，借助多重曝光技術，滿足高圖形密度工藝設計及先進工藝晶圓制造要求。

8物理規則開發平臺 (DRStudio)

提供界面化Design Rule開發平臺，展示邏輯圖的圖層派生關系，助力開發者理清思路；通過交互式反標功能，提高DRC/LVS Rule-Deck Debug效率，憑借可視化工具快速驗證規則邏輯并精準定位錯誤。

93DIC堆疊的跨工藝節點物理檢查

針對復雜3DIC芯片堆疊場景，Argus可實現跨工藝多Die組裝，自動解決版圖沖突，并對3D系統界面進行一致性和連接性檢查；支持用戶自定義規則檢查，支持Die在組裝過程中進行放縮、旋轉、翻轉操作，更能開展千萬級HB堆疊的高性能系統檢查。

針對先進封裝版圖設計中因不規則圖形導致的驗證偽錯及版圖變形等難題，采用異形版圖處理、容差處理、異構多芯片整合以及系統連接關系檢查等核心技術，突破先進封裝轉接板中電源地信號開路的辨別難題，并深度耦合先進封裝自動布線工具，實現版圖設計期間根據局部區域和檢查項目篩選進行快速設計規則檢查，驗證前移，大幅提升校錯精度和效率。

技術突破：引領行業變革

Argus 在研發創新、技術應用和生態布局方面展現出高精度、高性能、高效率和易用性，形成全鏈條優勢。它提供Signoff級別的物理驗證高精度，無論異形結構還是復雜器件都能精準處理。其Flatten模式支持多線程并行處理，多機并行分布處理技術達到業界領先水平，CPU調用可超過1000核。

Argus的顯著性能優勢獲得了客戶的廣泛好評。下圖展示了不同GDS Size芯片在16核CPU測試條件下的DRC驗證性能比較。不同芯片規模下，Baseline（灰色）耗時都遠高于Argus（藍色），Argus的加速比可達5-10倍。

在超大規模SoC的LVS驗證場景中，Argus的速度優勢尤為突出。驗證2G規模版圖僅需0.4小時，對比Baseline的6.7小時，節省了半天時間；面對超大規模60G設計，Argus更是可以節省83.6小時，這相當于為整個研發團隊爭取了寶貴的3.5天，為芯片設計迭代帶來了極為顯著的加速效果。

在液晶面板領域，Argus不僅滿足主流物理驗證需求，還提供圓弧處理、偽錯去重等特色解決方案，憑借這些優勢，已占領中國超95%的市場份額，成為面板領域事實上的Signoff標準。在大規模數字及數模混合IC領域，由于版圖數據量大、設計規則復雜，傳統物理驗證工具性能不足，成為設計迭代的瓶頸。Argus通過層次化與并行算法創新，實現了2-5倍以上性能提升，在市場競爭中取得了顯著的技術優勢。在泛模擬設計領域，Argus在電源管理芯片的高壓可靠性檢查覆蓋率、存儲芯片陣列層次處理與驗證性能以及射頻定制規則等方面持續創新，助力數百億顆芯片成功量產。在先進封裝領域，隨著3D堆疊與Chiplet技術的興起，華大九天與先進封裝廠緊密合作，開發出多芯片版圖集成驗證解決方案，引領市場發展。在晶圓制造領域，Argus已經通過三星、XFab等知名海外廠商的認證，國內幾乎所有晶圓制造廠都在與華大九天展開合作，加速設計工具和規則的遷移與應用。

結語

作為一款全面支持先進工藝、并獲得ISO26262國際車規安全標準認證的新一代物理驗證平臺，Argus已在超過100家客戶的實際項目中得到廣泛應用和驗證。從消費類電子到工業級芯片，再到汽車電子，高性能計算等領域，華大九天的物理驗證產品線在功能對標齊全的前提下，已經從技術及應用層面展現出超越之勢。憑借更多晶圓制造廠及IC設計公司的支持，結合中國研發速度的優勢，華大九天定將打破壟斷，通過技術優勢助力中國芯片產業的快速發展。

北京華大九天科技股份有限公司（簡稱“華大九天”）成立于2009年，一直聚焦于EDA工具的開發、銷售及相關服務業務，致力于成為全流程、全領域、全球領先的EDA提供商。

華大九天主要產品包括全定制設計平臺EDA工具系統、數字電路設計EDA工具、晶圓制造EDA工具、先進封裝設計EDA工具和3DIC設計EDA工具等軟件及相關技術服務。其中，全定制設計平臺EDA工具系統包括模擬電路設計全流程EDA工具系統、存儲電路設計全流程EDA工具系統、射頻電路設計全流程EDA工具系統和平板顯示電路設計全流程EDA工具系統；技術服務主要包括基礎IP、晶圓制造工程服務及其他相關服務。產品和服務主要應用于集成電路設計、制造及封裝領域。

華大九天總部位于北京，在南京、成都、深圳、上海、香港、廣州、北京亦莊、西安和天津等地設有全資子公司，在武漢、廈門、蘇州等地設有分支機構。