【PlanAhead教程】-4 RTL and IP Design
聲明：本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人，不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用，如有內容侵權或者其他違規問題，請聯系本站處理。
舉報投訴
-
Xilinx
+關注
關注
73文章
2184瀏覽量
124947 -
RTL
+關注
關注
1文章
389瀏覽量
60959 -
PlanAhead
+關注
關注
0文章
13瀏覽量
9849
發布評論請先 登錄
相關推薦
熱點推薦
如何使用AMD Vitis HLS創建HLS IP
本文逐步演示了如何使用 AMD Vitis HLS 來創建一個 HLS IP，通過 AXI4 接口從存儲器讀取數據、執行簡單的數學運算，然后將數據寫回存儲器。接著會在 AMD Vivado Design Suite 設計中使用此
Cadence推出HBM4 12.8Gbps IP內存系統解決方案
近日，Cadence（NASDAQ：CDNS）近日宣布推出業界速度最快的 HBM4 12.8Gbps 內存 IP 解決方案，以滿足新一代 AI 訓練和 HPC 硬件系統對 SoC 日益增長的內存帶寬
一文詳解Video In to AXI4-Stream IP核
Video In to AXI4-Stream IP核用于將視頻源(帶有同步信號的時鐘并行視頻數據，即同步sync或消隱blank信號或者而后者皆有)轉換成AXI4-Stream接口形式，實現了接口轉換。該
燦芯半導體推出DDR3/4和LPDDR3/4 Combo IP
燦芯半導體（上海）股份有限公司（燦芯股份，688691）宣布推出基于28HKD 0.9V/2.5V 平臺的DDR3/4, LPDDR3/4 Combo IP。該IP具備廣泛的協議兼容性
AMD Vivado Design Suite 2024.2全新推出
AMD Vivado Design Suite 2024.2 全新推出，使用 AMD Versal Adaptive SoC 進行設計的重大改進。此版本為 AMD Versal 自適應 SoC
Rambus推出業界首款HBM4控制器IP
Rambus Inc.，業界知名的芯片和半導體IP供應商，近日宣布了一項重大突破：推出業界首款HBM4（High Bandwidth Memory 4，高帶寬內存4代）內存控制器
Jolt Capital收購并投資Dolphin Design 精心打造的混合信號IP業務
解決方案 領導者 - Dolphin Design 的電源管理和信號處理 IP 業務（即 “IP 業務 ” ），并承諾向 Dolphin 半導體投資 2600 萬歐元。 Metrologic Group
發表于 11-06 10:55
?192次閱讀
AMBA AXI4接口協議概述
AMBA AXI4（高級可擴展接口 4）是 ARM 推出的第四代 AMBA 接口規范。AMD Vivado Design Suite 2014 和 ISE Design Suite 1
嵌入式24千兆電口+4萬兆光口管理型三層交換機RTL9301模塊
嵌入式RTL9301模塊可以支持4口萬兆上聯+24口千兆三層管理型以太網交換機，也就是最多可以提供24個10/100/1000自適應電口、4個10 Gb SFP +端口。
RTL8187L和802.11n
RTL8187L和802.11n是兩種不同的無線技術和網絡標準，它們在實際應用中各有優勢和局限性。
802.11n是一種無線網絡標準，它利用MIMO（多輸入多輸出）技術，可以提供更高的數據傳輸速率
發表于 08-24 14:23
P4 Suite for FPGA面市 P4 Suite for FPGA主要功能解析
發展為虛擬蜂窩基站路由器 (vCSR) 等各類網絡應用打開了新大門。 P4 Suite for FPGA是一項 高級設計工具， 有望變革整個網絡行業。它能夠基于P4描述自動生成數據包處理RTL
工商網監
評論