高速數(shù)據(jù)傳輸系統(tǒng)在通信系統(tǒng)、測試儀器等電子系統(tǒng)中有著廣泛應用,人們對數(shù)據(jù)傳輸?shù)奶幚硭俣取⒖煽啃约皩崟r性的要求越來越高,數(shù)據(jù)傳輸速度越來越快,對數(shù)據(jù)的抗干擾性的要求也越來越高。
01
USB3.0簡介
USB3.0的最高理論速度達到了5Gbit/s,向需要更大電力支持的設備提供更好的支持和電力供應,它在USB2.0的基礎上增加了新的電源管理功能,采用全雙工數(shù)據(jù)通信,提供更快的傳輸速度,并且向下兼容USB2.0和USB1.1設備。USB體系主要包括三個部分:主機,設備和物理連接。主機通常是PC或者主機控制器;設備是指常用的U盤、帶USB的攝像頭、相機等設備;物理連接就是通常用的傳輸線,在USB3.0系統(tǒng)中,采用了對偶單純形四線制差分信號線,因此可以支持雙向并發(fā)數(shù)據(jù)流傳輸,這也是USB3.0相比于USB2.0設備速度提升的關鍵因素。
02
系統(tǒng)硬件設計
2.1 USB3.0高速傳輸模塊
本設計采用的賽普拉斯EZ-USB FX3 CYUSB3014是新一代的USB 3.0外設控制器,其數(shù)據(jù)傳輸速率可達320MBps,具有高度集成的靈活特性,滿足本設計的高速數(shù)據(jù)傳輸要求。其USB3.0模塊功能框圖如下圖1所示。
圖_1_USB3_0模塊功能框圖
本設計中,將USB3.0模塊作為從器件,從器件FIFO接口如圖2所示。該接口允許外部處理器直接訪問多達4個EZ-USB FX3內(nèi)部緩沖區(qū)。USB3.0的控制交由FPGA,數(shù)據(jù)輸出到PC機進行接收。
圖_2_USB3_0從器件FIFO接口
2.2 FPGA主控模塊
本設計的主控模塊采用Xilinx公司的Spartan6系列FPGA,型號為XC6SLX9-2FTG256C,256個引腳的FBGA封裝。開發(fā)板配置兩路標準的AX擴展口,一共有34*2=68個IO口,用于外接其他模塊。
將USB3.0模塊的控制及數(shù)據(jù)引腳,使用杜邦線與FPGA的擴展口相連,通過對FPGA進行Verilog程序配置,來控制USB3.0的工作。實物連接如下圖3所示。
圖_3_FPGA+USB3.0模塊實物連接圖
03
系統(tǒng)程序設計
3.1 USB3.0模塊程序設計
本設計以FPGA為主控模塊,通過Verilog程序配置USB3.0模塊的工作模式。設計中將廠商提供的固件寫入到該模塊,將其配置為異步、32位并行高速讀寫方式。在下位機采用異步從器件FIFO寫入模式,其時序圖如下圖4所示。
圖_4_異步從器件FIFO寫入模式
對USB3.0模塊進行Verilog程序設計,其核心關鍵代碼如下。USB3.0模塊接口程序如圖5所示。
圖_5_USB3_0模塊接口程序
USB3.0模塊寫入數(shù)據(jù)程序如下圖6所示。
圖_6_USB3_0模塊寫入數(shù)據(jù)程序1
通過理解USB3.0相關手冊,完成程序設計后,綜合該模塊,得到頂層RTL原理圖,如下圖7所示。
圖_7_USB3_0綜合頂層模塊原理圖
3.2 程序仿真驗證
設計好上述程序后,繼續(xù)編寫仿真激勵文件,對該模塊進行仿真測試。測試核心代碼如下圖8所示。
圖_8_USB3_0仿真測試源代碼
仿真驗證結(jié)果如下圖9所示,可見輸入數(shù)據(jù)正確控制,寫入到該模塊的FIFO中。
圖_9_USB3_0仿真驗證結(jié)果
3.3 系統(tǒng)實物測試
完成對程序的仿真驗證后,將USB3.0的數(shù)據(jù)輸出端口連接到PC機,使用接收軟件進行數(shù)據(jù)接收。軟件運行測試過程如下圖10所示,首先與USB3.0建立連接,然后再啟動數(shù)據(jù)接收。
圖_10_上位機數(shù)據(jù)接收測試
04
總結(jié)
本設計的傳輸系統(tǒng)有很多優(yōu)點,通過USB3.0接口的超高速傳輸特性,可有效地解決高速數(shù)據(jù)采集中的數(shù)據(jù)傳輸和存儲問題,測量結(jié)果誤差小,可信度高,有利于實現(xiàn)數(shù)據(jù)的實時處理。采用Cypress公司的USB3.0專用接口芯CYUSB3014與FPGA連接完成了采樣數(shù)據(jù)的高速傳輸測試,經(jīng)過多次測試,USB3.0接口的準確、超高速、實時等性能得到了充分的體現(xiàn)。
-
控制器
+關注
關注
114文章
17086瀏覽量
183970 -
電源管理
+關注
關注
117文章
6429瀏覽量
146047 -
usb
+關注
關注
60文章
8173瀏覽量
272424
原文標題:基于FPGA的USB3.0接口設計
文章出處:【微信號:gh_873435264fd4,微信公眾號:FPGA技術聯(lián)盟】歡迎添加關注!文章轉(zhuǎn)載請注明出處。
發(fā)布評論請先 登錄
基于FPGA+USB3.0接口的高速數(shù)據(jù)傳輸系統(tǒng)設計
新一代USB 3.0單芯片解決方案(ASMedia)
ASMedia發(fā)表新一代USB 3.0單芯片解決方案
Symwave推出USB 3.0 RAID存儲控制器
英特爾今年推USB 3.0控制器 此舉將加快USB 2.0的
Intel計劃推出一款獨立的USB3.0控制器芯片
Pericom新一代USB3.0 DP1.2和PCle3.0產(chǎn)品上線
USB3.0 EZ-USB? FX3 SuperSpeed USB 控制器

USB West Bridge ? BeniciatM及BaytM外設控制器

評論