發(fā)送器增益控制范圍為56 dB，由TXVGA1 IF放大器提供，具有31 dB范圍和TXVGA2 RF放大器，范圍為25 dB。這兩款發(fā)射器放大器均具有1 dB增益步進(jìn)控制。

LMS6002D提供RF環(huán)回選項(xiàng)（見圖2），可將TX RF信號(hào)反饋到基帶進(jìn)行校準(zhǔn)和測(cè)試。 RF環(huán)回信號(hào)由輔助PA（AUXPA）放大，以增加環(huán)路的動(dòng)態(tài)范圍。

在接收側(cè)，提供三個(gè)獨(dú)立的輸入，每個(gè)輸入都有一個(gè)專用的LNA。每個(gè)端口的預(yù)處理RF信號(hào)首先由可編程低噪聲放大器（RXLNA）放大。然后將RF信號(hào)與接收PLL輸出混合以直接下變頻到基帶。在可編程帶寬低通道選擇濾波器（RXLPF）之前，IF放大器（RXVGA1）可以實(shí)現(xiàn)大的AGC步長(zhǎng)。接收的IQ信號(hào)由可編程增益放大器RXVGA2進(jìn)一步放大。在RXVGA2的輸入端施加DC偏移，以防止飽和并保持ADC動(dòng)態(tài)范圍內(nèi)的接收。使用片上接收ADC將產(chǎn)生的模擬接收IQ信號(hào)轉(zhuǎn)換為數(shù)字域，并在多路復(fù)用的12位CMOS輸出電平并行總線上作為輸出提供給基帶處理器。接收時(shí)鐘RX_CLK在RX_CLK_OUT引腳的片外提供，可用于與基帶數(shù)字接收數(shù)據(jù)采樣時(shí)鐘同步。

通過閉合RXOUT開關(guān)并關(guān)斷RXVGA2，RXOUTI和RXOUTQ引腳可用作IQ ADC輸入。在此配置中，ADC可用于測(cè)量?jī)蓚€(gè)外部信號(hào)，例如片外PA溫度傳感器或峰值檢測(cè)器。

兩個(gè)發(fā)送器輸出（TXOUT1，TXOUT2）和三個(gè)接收器輸入（RXIN1，RXIN2，RXIN3）提供多頻段操作。接收器有三個(gè)增益控制元件，RXLNA，RXVGA1和RXVGA2。 RXLNA增益控制由AGC的單個(gè)6 dB步長(zhǎng)組成，當(dāng)存在大的同信道阻塞時(shí)，系統(tǒng)NF的減少是可接受的。主LNA（LNA1和LNA2）通過一個(gè)6位字進(jìn)行精細(xì)增益控制，當(dāng)需要大輸入帶寬時(shí)，提供±6 dB控制，用于頻率校正。

RXVGA1模塊提供25 dB的控制范圍，7使用位控制字，響應(yīng)不是對(duì)數(shù)線性的。最大步長(zhǎng)為1 dB，因?yàn)楫?dāng)存在大型帶內(nèi)阻塞時(shí)，RXVGA1用于在信道濾波器之前降低系統(tǒng)增益所需的AGC步長(zhǎng)。該增益可以在基帶的控制之下或固定在校準(zhǔn)上。同時(shí)，如果需要ADC輸入端的恒定RX信號(hào)電平，RXVGA2可為AGC提供大量增益控制。它具有30 dB增益范圍控制，步長(zhǎng)為3 dB。

為了實(shí)現(xiàn)全雙工操作，LMS6002D包含兩個(gè)獨(dú)立的合成器（TXPLL，RXPLL），均由相同的參考時(shí)鐘源PLLCLK驅(qū)動(dòng)。 PLLCLK信號(hào)在PLLCLKOUT輸出引腳提供，可用作基帶時(shí)鐘。

發(fā)送器輸出端口針對(duì)65Ω差分負(fù)載進(jìn)行了優(yōu)化，末級(jí)放大器為漏極開路，需要+3.3 V電源電壓。但是，接收器輸入都是不同的。 RXIN1是低頻輸入，可在0.3 - 2.8 GHz范圍內(nèi)工作，RXIN2是高頻輸入，可在1.5 - 3.8 GHz范圍內(nèi)工作。 RXIN1和RXIN2都需要匹配電路以獲得最佳性能，而RXIN3是寬帶輸入，覆蓋0.3 - 3.0 GHz范圍，帶有200差分輸入，通常與寬帶變壓器匹配。

差分信號(hào)在接收和發(fā)送中完成整個(gè)芯片的模擬路徑使用兩個(gè)低相位噪聲合成器來實(shí)現(xiàn)全雙工操作。兩種合成器都能夠輸出高達(dá)3.8 GHz的頻率。每個(gè)合成器使用小數(shù)N分頻PLL架構(gòu)，兩個(gè)合成器使用相同的參考頻率，靈活性在23到41 MHz之間。合成器產(chǎn)生的復(fù)合輸出具有適當(dāng)?shù)碾娖?，可以?qū)動(dòng)TX和RX路徑中的IQ混頻器。

LMS6002D可以接受限幅正弦和CMOS電平信號(hào)作為PLL參考時(shí)鐘。支持直流和交流耦合，但必須為交流耦合模式啟用內(nèi)部緩沖器自偏置。 PLL參考時(shí)鐘輸入也可以是低壓CMOS（例如2.5 V或1.8 V），通過降低時(shí)鐘緩沖電源來實(shí)現(xiàn)。

該器件在TX和RX路徑中集成了高選擇性低通濾波器濾波器具有可編程通帶，以便在DAC/ADC時(shí)鐘頻率上提供更大的靈活性，并在接收鏈中提供出色的相鄰?fù)ǖ酪种?。濾波器也是可調(diào)的，以補(bǔ)償過程/溫度變化。 TX和RX濾波器是相同的，但是通過SPI鏈路獨(dú)立控制。

設(shè)計(jì)的一個(gè)關(guān)鍵要素是LMS6002D的所有功能完全由一組內(nèi)部寄存器控制，可通過串口訪問。這允許控制器根據(jù)環(huán)境設(shè)置芯片的不同標(biāo)準(zhǔn)。這些在圖3中的開源MyriadRF硬件板上突出顯示。

圖3：用于LMS6002D SDR前端的開源MyriadRF硬件板。

在前端，新的RF采樣架構(gòu)有助于提高SDR的效率。德州儀器（TI）通過直接RF采樣系列擴(kuò)展了其每秒千兆次采樣（GSPS）ADC產(chǎn)品系列。這些射頻采樣ADC的性能超過2.7 GHz，基于TI現(xiàn)有的12位ADC系列。結(jié)合其寬帶放大器和低噪聲時(shí)鐘和定時(shí)解決方案，這使新的RF采樣和寬帶SDR系統(tǒng)能夠有效地提高系統(tǒng)容量，可擴(kuò)展性和靈活性，同時(shí)減小系統(tǒng)尺寸，重量，功耗，成本和設(shè)計(jì)時(shí)間。

RF采樣的優(yōu)勢(shì)

RF采樣ADC可以解決集成的一些挑戰(zhàn)。單個(gè)直接RF采樣ADC可替代混頻器，LO合成器，放大器，濾波器和ADC的整個(gè)IF或ZIF采樣子系統(tǒng)，同時(shí)降低物料清單（BOM）成本，設(shè)計(jì)時(shí)間，電路板尺寸，重量和此外，模擬頻率下變頻功能可以移植到DSP，F(xiàn)PGA或ASIC中，其中頻率和帶寬可以通過數(shù)字方式進(jìn)行控制，從而實(shí)現(xiàn)最大的系統(tǒng)靈活性和可重新配置性。 RF采樣ADC系列的1.8 GHz奈奎斯特帶寬可確保該解決方案可在未來產(chǎn)品中輕松擴(kuò)展以實(shí)現(xiàn)更寬的帶寬。

單個(gè)直接RF采樣ADC可替代整個(gè)IF或ZIF采樣子系統(tǒng)，以數(shù)字方式實(shí)現(xiàn)的濾波器和混頻器，大大提高了系統(tǒng)的可編程性和可擴(kuò)展性。這些引腳兼容，從500 MSPS到3.6 GSPS，減少了設(shè)計(jì)時(shí)間和成本，使未來的升級(jí)變得簡(jiǎn)單。

這些都包含在小型開發(fā)平臺(tái)中。這使用TMS320DM6446 DSP片上系統(tǒng)，594 MHz TMS320C64x + DSP內(nèi)核以及297 MHz ARM926處理器內(nèi)核和豐富的外設(shè)，包括串行端口，USB，EMAC，DDR2 EMIF以及視頻端口。 Xilinx的Virtex-4 SX35 FPGA提供額外的硬件處理。 ADS5500，125 MSPS，14位雙通道ADC與500 MSPS，16位雙通道DAC5687并排，電路板可選擇5 MHz或20 MHz通道。其他電路板可堆疊在開發(fā)平臺(tái)上，RF模塊工作在360 MHz至960 MHz之間，可選的第二個(gè)RF模塊可用于全雙工操作或覆蓋其他頻段。

高性能前端 - 結(jié)束SDR

在使用高性能數(shù)據(jù)轉(zhuǎn)換器時(shí)，高性能寬帶調(diào)制器至關(guān)重要。 ADI公司的ADL5375是一款寬帶正交調(diào)制器，設(shè)計(jì)工作頻率范圍為400 MHz至6 GHz。相位精度和幅度平衡可為SDR通信系統(tǒng)提供高性能中頻或直接射頻調(diào)制。

圖4：ADL5375寬帶正交調(diào)制器

硅鍺雙極架構(gòu)（圖4）提供寬基帶帶寬以及從450 MHz至3.5 GHz變化不超過1 dB的輸出增益平坦度。這些特性加上寬帶輸出回波損耗≤-12 dB，使ADL5375成為寬帶零中頻或低中頻至射頻應(yīng)用，寬帶數(shù)字預(yù)失真發(fā)射機(jī)和多頻段無線電設(shè)計(jì)的理想選擇。它接受兩個(gè)差分基帶輸入和一個(gè)單端LO，并產(chǎn)生單端50Ω輸出。這兩個(gè)版本提供500 mV（ADL5375-05）和1500 mV（ADL5375-15）的輸入基帶偏置電平。

ADL5375可分為五個(gè)電路模塊：LO接口，基帶電壓 - 電流（V -to-I）轉(zhuǎn)換器，混頻器，差分到單端（D-to-S）級(jí)，偏置電路如圖5所示。

圖5： ADL5375調(diào)制器可以分解為五個(gè)獨(dú)立的模塊。

LO接口產(chǎn)生兩個(gè)正交的LO信號(hào)。這些信號(hào)用于驅(qū)動(dòng)混頻器。 I/Q基帶輸入信號(hào)通過V-I級(jí)轉(zhuǎn)換為電流，然后驅(qū)動(dòng)兩個(gè)混頻器。這些混頻器的輸出組合起來為輸出平衡 - 不平衡變壓器供電，從而提供單端輸出。偏置單元為V-to-I級(jí)產(chǎn)生參考電流。

LO接口由設(shè)置輸入阻抗的多相正交分配器和限幅放大器組成。然后，每個(gè)正交LO信號(hào)通過限幅放大器，為混頻器提供有限的驅(qū)動(dòng)信號(hào)。

LO輸入可以單端驅(qū)動(dòng)或差分驅(qū)動(dòng)。對(duì)于3 GHz以上的應(yīng)用，差分驅(qū)動(dòng)LO輸入可能會(huì)導(dǎo)致改善的OIP2和LO泄漏。

差分基帶輸入（QBBP，QBBN，IBBN和IBBP）呈現(xiàn)高阻抗。施加到這些引腳的電壓驅(qū)動(dòng)V-to-I級(jí)，將基帶電壓轉(zhuǎn)換為電流。 V到I級(jí)的差分輸出電流為它們各自的混頻器供電。基帶輸入端的DC共模電壓設(shè)置兩個(gè)混頻器內(nèi)核中的電流，并且改變基帶共模電壓會(huì)影響混頻器中的電流并影響整體調(diào)制器性能?；鶐Ч材ｋ妷旱耐扑]直流電壓為ADL5375-05為500 mVDC，ADL5375-15為1500 mV。

ADL5375有兩個(gè)雙平衡混頻器：一個(gè)用于同相通道（I通道） ）和一個(gè)用于正交信道（Q信道）。兩個(gè)混頻器的輸出電流相加成一個(gè)內(nèi)部負(fù)載。在此負(fù)載上產(chǎn)生的信號(hào)用于驅(qū)動(dòng)D-to-S級(jí)，該級(jí)由片上有源平衡 - 不平衡轉(zhuǎn)換器組成，將差分信號(hào)轉(zhuǎn)換為單端信號(hào)。平衡 - 不平衡轉(zhuǎn)換器為輸出提供50Ω阻抗，因此RF輸出不需要匹配網(wǎng)絡(luò)，以便在50Ω環(huán)境中實(shí)現(xiàn)最佳功率傳輸。

I/Q調(diào)制器設(shè)計(jì)用于與AD9779A高速DAC輕松連接，因?yàn)樗鼈兪蔷哂邢嗤秒娖胶皖愃聘咝旁氡龋⊿NR）的良好匹配器件。 500 mV的匹配偏置電平允許無縫接口，不需要增加噪聲和插入損耗以及額外組件的電平轉(zhuǎn)換網(wǎng)絡(luò)。增加擺幅限制電阻（RSLI，RSLQ）可以在不損失分辨率或0.5 V偏置電平的情況下適當(dāng)調(diào)整DAC擺幅。每個(gè)器件的高SNR通過電路保持高SNR。

ADL5375設(shè)計(jì)用于與ADI系列TxDAC轉(zhuǎn)換器（AD97xx）成員的最小元件接口，以輕松構(gòu)建SDR系統(tǒng)。 ADL5375的基帶輸入要求直流共模偏置電壓為500 mV，每個(gè)AD9779A輸出擺幅為0 mA至20 mA，每個(gè)DAC輸出的單個(gè)50Ω電阻接地可提供所需的500 mVDC偏置。只需四個(gè)50Ω電阻，每個(gè)引腳的電壓擺幅為1 VPP。這導(dǎo)致每個(gè)輸入對(duì)上的差分電壓擺幅為2 VPP。通過向接口添加電阻RSLI和RSLQ，可以降低DAC的輸出擺幅，而不會(huì)損失DAC分辨率。電阻器作為差動(dòng)對(duì)的每一側(cè)之間的分流器放置。這樣可以在不改變50Ω電阻已經(jīng)建立的直流偏置的情況下降低交流擺幅。

通常需要對(duì)DAC輸出進(jìn)行低通濾波，以在驅(qū)動(dòng)調(diào)制器時(shí)消除圖像頻率。上述接口非常適合引入這種濾波器。濾波器可以插在直流偏置設(shè)置電阻和交流擺幅限制電阻之間。這樣做可以確定濾波器的輸入和輸出阻抗。

結(jié)論

現(xiàn)在可以使用高性能和高度集成的部件，構(gòu)建軟件定義的無線系統(tǒng)變得越來越容易。接收，發(fā)送和調(diào)制階段現(xiàn)已集成到可通過外部微控制器控制的靈活單芯片中，或者可以在開發(fā)板上無縫地組合更高性能的部件，以加快設(shè)計(jì)過程。