最新資訊：

英特爾近日宣布推出全新產品家族——英特爾?Agilex? FPGA。全新現(xiàn)場可編程門陣列 （FPGA） 家族將提供量身定制的解決方案，以解決嵌入式、網絡和數(shù)據(jù)中心市場上以數(shù)據(jù)為中心的獨特業(yè)務挑戰(zhàn)。

英特爾可編程解決方案事業(yè)部高級副總裁 Dan McNamara 表示：“快速解決以數(shù)據(jù)為中心的問題要求采用敏捷、靈活的解決方案，以高效傳輸、存儲和處理數(shù)據(jù)。英特爾Agilex FPGA 不僅提供定制的連接性和加速功能，還能面向多種工作負載顯著提升性能和降低功耗1，2。”

重要意義：

客戶需要出色的解決方案幫助整合和處理不斷激增的數(shù)據(jù)流量，從而支持邊緣計算、網絡、云等新興的數(shù)據(jù)驅動型行業(yè)從容運行各種變革性應用。無論是通過面向低延遲處理的邊緣分析，用于提升性能的虛擬化網絡功能，還是用于提高效率的數(shù)據(jù)中心加速，英特爾Agilex FPGA 都可以為從邊緣到云的各種應用提供定制解決方案。在邊緣、網絡和云計算領域，人工智能 （AI） 分析的進步可幫助硬件系統(tǒng)適應不斷變化的標準、支持各種 AI 工作負載，并集成多種功能。英特爾Agilex FPGA 可提供所需的靈活性和敏捷性，幫助化解這些挑戰(zhàn)，同時提升性能和降低功耗1，2。

獨特性：

英特爾Agilex家族完美地結合了基于英特爾 10 納米制程技術構建的 FPGA 結構和創(chuàng)新型異構 3D SiP技術，將模擬、內存、自定義計算、自定義 I/O ，英特爾eASIC和FPGA邏輯結構集成到一個芯片封裝中。利用帶有可復用 IP 的自定義邏輯連續(xù)體，英特爾可提供從 FPGA 到結構化 ASIC 的遷移路徑。一個 API 提供軟件友好型異構編程環(huán)境，支持軟件開發(fā)人員輕松發(fā)揮 FPGA 的優(yōu)勢實現(xiàn)加速。

英特爾Agilex FPGA 提供多項全新的功能，以幫助加速面向未來的解決方案。這些創(chuàng)新如下：

Compute Express Link：行業(yè)首款支持 Compute Express Link 的 FPGA，面向未來英特爾?至強?可擴展處理器的高速緩存和內存一致性互連結構。

第二代HyperFlex架構：相比英特爾? Stratix? 10 FPGA，性能提升高達 40%，或總功耗2降低 40%。1

DSP 創(chuàng)新：唯一支持硬核 BFLOAT16 和高達 40 teraflops（FP16）數(shù)字信號處理 （DSP） 性能的 FPGA。3

第五代外設組件互連總線 （PCIe）：相比 PCIe Gen 4，帶寬更高。

收發(fā)器數(shù)據(jù)速率：支持高達 112 Gbps 數(shù)據(jù)速率。

高級內存支持：DDR5、HBM、英特爾?傲騰? DC 永久性內存支持。

更多背景信息：敬請點擊網址、白皮書、Dan McNamara 博客鏈接

附屬細則：

結果基于英特爾內部分析、架構模擬和建模評估或模擬得出，僅供參考。系統(tǒng)硬件、軟件或配置的任何不同都可能影響實際性能。

*文中涉及的其他名稱及商標屬于各自所有者資產。

更多信息敬請登陸。英特爾并不控制或審核本文檔引用的第三方基準數(shù)據(jù)或網站。您應訪問引用的網站，確認參考資料準確無誤。

所描述的降低成本方案僅用作示例，表明某些基于英特爾的產品在特定環(huán)境和配置下會如何影響未來的成本，并節(jié)約成本。環(huán)境各不相同。英特爾不保證任何成本和成本的節(jié)約。

更多關于英特爾Agilex性能、功耗和軟件支持數(shù)據(jù)的詳情：

1 相比英特爾 Stratix 10 FPGA，性能提升高達 40%

數(shù)據(jù)來源于對示例設計套件的性能指標評測，對比了使用英特爾 Quartus Prime 軟件的英特爾 Stratix 10 設備和英特爾Agilex設備分別實現(xiàn)的最大時鐘速度 （Fmax）。根據(jù) 2019 年 2 月的測試，平均而言，相比以 Stratix 10 設備的最常見速度等級（-2 速度等級）運行的設計，以英特爾Agilex FPGA 的最快速度等級運行的設計在Fmax方面提升了 40%。

2 相比英特爾 Stratix 10 FPGA，總功耗降低高達 40%

數(shù)據(jù)來源于對示例設計套件的性能指標評測，對比在英特爾 Stratix 10 FPGA 中運行的設計的預估總功耗和在英特爾Agilex FPGA 中運行的設計的總功耗。測試于 2019 年 2 月進行，英特爾 Stratix 10 FPGA 設計的功耗預估基于英特爾 Stratix 10 早期功耗估算器得出；英特爾Agilex FPGA 設計的功耗預估基于英特爾內部分析和架構模擬與建模得出。

3 高達 40 TFLOP DSP 性能（FP16 配置）

每個英特爾Agilex DSP 模塊每次時鐘循環(huán)執(zhí)行兩次 FP16 浮點運算 （FLOP）。FP16 配置下的總 FLOP 是通過將單個英特爾Agilex FPGA 中所提供的 DSP 模塊最大數(shù)目乘以該模塊指定的最大時鐘頻率的2倍得出。