高速高密度PCB設(shè)計(jì)的4個(gè)技巧
在固定電路板尺寸的情況下，如果設(shè)計(jì)中需要更多的功能，往往需要增加PCB的軌道密度，但這可能會(huì)導(dǎo)致軌道的相互干擾增強(qiáng)，軌道也是如此薄，使阻抗無法降低。 。在設(shè)計(jì)高速，高密度PCB時(shí)要注意串?dāng)_干擾，因?yàn)樗鼘?duì)時(shí)序和信號(hào)完整性有很大影響。以下是一些注意事項(xiàng)：
1.控制跡線特征阻抗的連續(xù)性和匹配。
2。跟蹤空間。通?？吹降拈g距是線寬的兩倍。仿真可用于了解走線間距對(duì)時(shí)序和信號(hào)完整性的影響，并找出可容許的最小空間。結(jié)果可能因芯片而異。選擇適當(dāng)?shù)慕K止方法。避免上下相鄰層的運(yùn)行方向相同，或者甚至相互重疊，因?yàn)榇當(dāng)_大于同一層中相鄰線的串?dāng)_。
3.使用盲/埋通孔來增加軌道面積。然而，PCB板的制造成本將增加。在實(shí)際實(shí)現(xiàn)中實(shí)現(xiàn)完全并行性和相同長(zhǎng)度確實(shí)很困難，但仍然嘗試這樣做。
4.可以保留差分終端和共模終端，以減輕對(duì)時(shí)序和信號(hào)完整性的影響。
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請(qǐng)聯(lián)系本站處理。
舉報(bào)投訴
-
PCB設(shè)計(jì)
+關(guān)注
關(guān)注
396文章
4792瀏覽量
89769 -
高速PCB
+關(guān)注
關(guān)注
4文章
102瀏覽量
25333 -
華強(qiáng)pcb線路板打樣
+關(guān)注
關(guān)注
5文章
14629瀏覽量
43834
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
熱點(diǎn)推薦
高速PCB設(shè)計(jì)指南的高密度(HD)電路設(shè)計(jì)
高速PCB設(shè)計(jì)指南的高密度(HD)電路設(shè)計(jì)
本文介紹，許多人把芯片規(guī)模的ＢＧＡ封裝看作是由便攜式電
發(fā)表于 03-21 18:24
?1145次閱讀
PCB設(shè)計(jì)--處理布線密度
，同時(shí)走線過細(xì)也使阻抗無法降低，那么在高速（>100MHz)高密度PCB設(shè)計(jì)中有哪些技巧? 在設(shè)計(jì)高速高密度
發(fā)表于 03-03 12:39
如何去面對(duì)高速高密度PCB設(shè)計(jì)的新挑戰(zhàn)？
如何去面對(duì)高速高密度PCB設(shè)計(jì)的新挑戰(zhàn)？
發(fā)表于 04-23 06:18
高速高密度PCB設(shè)計(jì)的關(guān)鍵技術(shù)問題是什么？
本文介紹高速高密度PCB設(shè)計(jì)的關(guān)鍵技術(shù)問題（信號(hào)完整性、電源完整性、EMC /EM I和熱分析）和相關(guān)EDA技術(shù)的新進(jìn)展，討論高速高密度
發(fā)表于 04-25 07:07
高速高密度PCB 設(shè)計(jì)中電容器的選擇
高速高密度PCB 設(shè)計(jì)中電容器的選擇
摘要：電容器在電子電路中有重要而廣泛的用途。與傳統(tǒng)的 PCB 設(shè)計(jì)相比，高速
發(fā)表于 11-18 11:19
?20次下載
高速高密度PCB設(shè)計(jì)的新挑戰(zhàn)概述
高速高密度PCB設(shè)計(jì)的新挑戰(zhàn)概述
如何利用先進(jìn)的EDA工具以及最優(yōu)化的方法和流程，高質(zhì)量、高效率的完成設(shè)計(jì)，已經(jīng)成為系統(tǒng)廠商和設(shè)計(jì)工程師不得不
發(fā)表于 03-13 15:16
?576次閱讀
高速高密度PCB的RE問題
隨著信號(hào)上升時(shí)間（下降時(shí)間）越來越短， PCB 的RE越來越嚴(yán)重，已逐步成為影響產(chǎn)品EMC性能的重要因素之一，PCB設(shè)計(jì)過程中必須采取綜合措施抑制RE。從高速高密度
發(fā)表于 08-15 10:41
?0次下載
高速高密度PCB的SI問題
隨著數(shù)字電子產(chǎn)品向高速高密度發(fā)展，SI問題逐漸成為決定產(chǎn)品性能的因素之一，高速高密度PCB設(shè)計(jì)必須有效應(yīng)對(duì)SI問題。在
發(fā)表于 09-09 11:00
?0次下載
高速高密度PCB設(shè)計(jì)面臨著什么挑戰(zhàn)
面對(duì)高速高密度PCB設(shè)計(jì)的挑戰(zhàn)，設(shè)計(jì)者需要改變的不僅僅是工具，還有設(shè)計(jì)的方法、理念和流程。
發(fā)表于 09-15 17:39
?980次閱讀
PCB設(shè)計(jì)中管理高密度通孔的需求設(shè)計(jì)
不同的類型和尺寸。這些通孔中的每一個(gè)都需要進(jìn)行管理［鏈接到管理約束條件］，以便正確使用它以確保最佳的電路板性能和無錯(cuò)誤的可制造性。讓我們仔細(xì)研究一下PCB設(shè)計(jì)中管理高密度通孔的需求以及如何做到這一點(diǎn)。 驅(qū)動(dòng)
如何看待高密度PCB設(shè)計(jì)的DFM規(guī)則
高密度PCB設(shè)計(jì)遵循在集成電路中看到的相同趨勢(shì)，在集成電路中，更多功能封裝在更小的空間中。這些板上較小的間距使精確制造變得更加困難，這對(duì)您的高密度PCB設(shè)計(jì)提出了重要的DFM規(guī)則。 現(xiàn)
高速（>100MHz）高密度PCB設(shè)計(jì)技巧分享
PCB設(shè)計(jì)中的技巧? 在設(shè)計(jì)高速高密度PCB時(shí)，串?dāng)_(crosstalk interference)確實(shí)是要特別注意的，因?yàn)樗鼘?duì)時(shí)序(timing)與信號(hào)完整性(signal inte
發(fā)表于 06-24 16:01
?979次閱讀
高密度PCB設(shè)計(jì)中的技巧
在設(shè)計(jì)高速高密度PCB時(shí)，串?dāng)_（crosstalk interference）確實(shí)是要特別注意的，因?yàn)樗鼘?duì)時(shí)序（timing）與信號(hào)完整性（signal integrity）有很大的影響。以下提供幾個(gè)注意的地方：
工商網(wǎng)監(jiān)
評(píng)論