女人荫蒂被添全过程13种图片,亚洲+欧美+在线,欧洲精品无码一区二区三区 ,在厨房拨开内裤进入毛片

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

一文詳解FPGA編程技巧輸入輸出偏移約束

Hx ? 作者:工程師陳翠 ? 2018-07-14 07:14 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

1. 偏移約束的作用

偏移約束(Offset Constraint)用來定義一個外部時鐘引腳(Pad)和數(shù)據(jù)輸入輸出引腳之間的時序關(guān)系,這種時序關(guān)系也被稱為器件上的Pad-to-Setup或Clock-to-Out路徑這些約束對與外部元器件相連的接口十分重要,在這里,需要解釋兩個術(shù)語:

Pad-to-Setup:也被稱為OFFSET IN BEFORE約束,是用來保證外部輸入時鐘和外部輸入數(shù)據(jù)的時序滿足FPGA內(nèi)部觸發(fā)器的建立時間要求的如下圖TIN_BEFORE約束使得FPGA在進行DATA_IN和CLK_SYS布線時努力保證DATA_IN相對于CLK_SYS的延時小于TIN_BEFORE

Clock-to-Out:也被稱為OFFSET OUT AFTER約束,是用來滿足下游器件建立保持(setup/hold)要求或輸出時鐘和數(shù)據(jù)之間時序要求的

OFFSET IN BEFORE 或OFFSET OUT AFTER約束允許用戶指定外部輸入或輸出引腳相對于時鐘邊沿到內(nèi)部數(shù)據(jù)的延時

一文詳解FPGA編程技巧輸入輸出偏移約束

1.1輸入偏移約束時序參考圖

一文詳解FPGA編程技巧輸入輸出偏移約束

1.2輸出偏移約束時序參考圖

Xilinx FPGA有三個層次的約束:

Global OFFSET:為所有輸入或輸出指定相對某個特定時鐘的約束;

Group OFFSET:為一組輸入或者輸出指定相對驅(qū)動他們的時鐘的約束

Net-Specific OFFSET:為某個特定的輸入或者輸出指定相對其驅(qū)動時鐘的約束;

在進行約束的詳細講解之前,必須明確兩個概念:

建立時間setup time

指在觸發(fā)器始終上升沿到來之前,數(shù)據(jù)必須保持穩(wěn)定的時間,如果建立時間不夠,數(shù)據(jù)將不能被打入觸發(fā)器;

保持時間hold time

指觸發(fā)器的時鐘上升沿到來之后數(shù)據(jù)必須穩(wěn)定不變的時間,如果保持時間不夠,數(shù)據(jù)不能被打入觸發(fā)器;

一文詳解FPGA編程技巧輸入輸出偏移約束

1.3建立保持時間時序圖

2. OFFSET IN約束

OFFSET IN約束用來設(shè)定Pad-to-Setup時序要求OFFSET IN是對數(shù)據(jù)時鐘關(guān)系的一種說明它當(dāng)分析建立時間要求(data_delay+setup-clock_delay-clock_arrival要求滿足約束條件)的時候,需要考慮時鐘延時(clock delay)、時鐘邊沿(clock edge)、DLL/DCM引入的時鐘相位

2.1. OFFSET IN BEFORE 約束

OFFSET IN BEFORE約束限定了數(shù)據(jù)從引腳傳播到同步元件并在同步元件建立起來的所需的時間比如 “OFFSET = IN 2 ns BEFORE clock_pad”這個約束,限定數(shù)據(jù)必須在下一個時鐘邊沿到來之前2ns內(nèi)讀取,因此FPGA會規(guī)劃使得數(shù)據(jù)相對時鐘邊沿的超前2ns之內(nèi)

一文詳解FPGA編程技巧輸入輸出偏移約束

2.1OFFSET IN BEFORE約束帶校準(zhǔn)功能的電路

上圖FPGA在布線時會盡力去滿足如下不等式:

TData + TSetup - TClock 《= Toffset_IN_BEFORE;

2.1.1. VALID約束

OFFSET IN約束往往和VALID約束一起使用OFFSET IN約束在建立時間分析中作為建立時間要求使用,而VALID約束在保持時間約束中作為保持時間要求使用VALID約束指定了輸入數(shù)據(jù)的持續(xù)時間在默認情況下,F(xiàn)PGA指定VALID和OFFSET的值相等,也即FPGA在默認情況下認為保持時間為0

一文詳解FPGA編程技巧輸入輸出偏移約束

2.2帶有VALID約束的輸入偏移約束

2.1.2. OFFSET IN約束的一個簡單例子

FPGA的分析工具在綜合時經(jīng)常會用到一個詞:Slack,即松弛時間,當(dāng)Slack》0時,該路徑設(shè)計滿足時序要求;當(dāng)Slack《0時,該路徑不滿足時序要求

Slack = (Requirement - (Data Path - Clock Path - Clock Arrival))

一文詳解FPGA編程技巧輸入輸出偏移約束

2.3OFFSET IN的簡單例子時序

該約束為:

TIMESPEC TS_clock = PERIOD clock_grp 10 ns HIGH 50%;

OFFSET = IN 3 ns BEFORE clock;

一文詳解FPGA編程技巧輸入輸出偏移約束

2.4OFFSET IN約束時序報告

從時序約束報告的Slack的值可以看出,Data不能被Clock成功打入觸發(fā)器FF0.

2.2. OFFSET IN AFTER約束

OFFSET IN AFTER和OFFSET IN BEFORE在本質(zhì)上是一樣的,只是形式上不一樣,其約束效果是完全一樣的OFFSET IN AFTER的約束公司如下:

TData + TSetup - TClock 《= TPeriod – Toffset_IN_AFTER;

3. OFFSET OUT約束

OFFSET OUT約束用來定義clock-to-pad時序要求OFFSET OUT約束是對外部clock-to-data的說明并且必須考慮clock_delay、clock edge和DLL/DCM時鐘相位等

3.1. OFFSET OUT AFTER約束

OFFSET OUT AFTER約束定義了數(shù)據(jù)從同步元件傳播到管腳最長允許時間可以形象地理解為時鐘邊沿到達器件邊界時數(shù)據(jù)離開器件邊界的時間“OFFSET = OUT 2 ns AFTER clock_pad”約束意思是從FPGA數(shù)據(jù)端口傳輸?shù)较掠纹骷臄?shù)據(jù)在參考時鐘2ns之后一定可讀

一文詳解FPGA編程技巧輸入輸出偏移約束

3.1OFFSET OUT AFTER約束帶校準(zhǔn)功能的電路

下面公式規(guī)定了數(shù)據(jù)時鐘的這種關(guān)系:

TQ + TClock2Out + TClock 《= Toffset_OUT_AFTER;

OFFSET OUT AFTER約束沿著參考時鐘路徑和數(shù)據(jù)路徑的最大延時不超過偏移值

3.1.1. OFFSET OUT AFTER約束的一個簡單例子

同樣的,OFFSET OUT的Slack也定義了輸出約束的松弛時間:

Slack = (Requirement - (Clock Arrival + Clock Path + Data Path))

一文詳解FPGA編程技巧輸入輸出偏移約束

3.2OFFSET OUT 約束的簡單例子

其約束應(yīng)寫為:

TIMESPEC TS_clock = PERIOD clock_grp 10 ns HIGH 50%;

OFFSET = OUT 3 ns AFTER clock;

一文詳解FPGA編程技巧輸入輸出偏移約束

3.3OFFSET OUT 時序約束報告

時序報告中Slack=-0.865ns,不滿足時序約束要求

3.2. OFFSET OUT BEFORE約束

同樣地,OFFSET OUT BEFORE和OFFSET OUT AFTER約束本質(zhì)上沒有什么不同,只是形式上的不一樣的,其約束效果完全一樣

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1645

    文章

    22013

    瀏覽量

    616759
  • fpga編程
    +關(guān)注

    關(guān)注

    0

    文章

    4

    瀏覽量

    4703
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    Xilinx FPGA編程技巧之常用時序約束詳解

    今天給大俠帶來Xilinx FPGA編程技巧之常用時序約束詳解,話不多說,上貨。 基本的約束方法為了保證成功的設(shè)計,所有路徑的時序要求
    發(fā)表于 04-12 17:39

    Xilinx FPGA編程技巧之常用時序約束詳解

    今天給大俠帶來Xilinx FPGA編程技巧之常用時序約束詳解,話不多說,上貨。 基本的約束方法 為了保證成功的設(shè)計,所有路徑的時序要求
    發(fā)表于 05-06 15:51

    視頻打印機的輸入輸出

    視頻打印機的輸入輸出            輸入輸出指的是產(chǎn)品輸入輸出視頻信號的端口,比較常見的是S端子和復(fù)合視頻端口。
    發(fā)表于 12-31 10:38 ?1574次閱讀

    FPGA開發(fā)之時序約束(周期約束

    時序約束可以使得布線的成功率的提高,減少ISE布局布線時間。這時候用到的全局約束就有周期約束偏移約束。周期
    發(fā)表于 02-09 02:56 ?812次閱讀

    添加時序約束的技巧分析

    。 在添加全局時序約束時,需要根據(jù)時鐘頻率劃分不同的時鐘域,添加各自的周期約束;然后對輸入輸出端口信號添加偏移約束,對片內(nèi)邏輯添加附加
    發(fā)表于 11-25 09:14 ?2806次閱讀

    什么是輸入輸出模塊_輸入輸出模塊有什么作用

    輸入輸出模塊也稱為控制模塊,在有控制要求時可以輸出信號,或者提供個開關(guān)量信號,使被控設(shè)備動作,同時可以接收設(shè)備的反饋信號,以向主機報告,是火災(zāi)報警聯(lián)動系統(tǒng)中重要的組成部分。市場上的輸入輸出
    發(fā)表于 05-21 10:28 ?12.1w次閱讀

    使用Labview編程完成計數(shù)器/IO輸入/輸出編程

    使用Labview編程完成計數(shù)器輸入,IO輸入輸出編程
    的頭像 發(fā)表于 08-05 06:01 ?7927次閱讀

    STM32的8種GPIO輸入輸出模式

    STM32的8種GPIO輸入輸出模式參考文章“STM32的8種GPIO輸入輸出模式深入詳解”和“STM32中GPIO的8種工作模式!”輸入模式- 浮空
    發(fā)表于 11-26 17:06 ?16次下載
    STM32的8種GPIO<b class='flag-5'>輸入輸出</b>模式

    GPIO通用輸入輸出

    GPIO通用輸入輸出、GPIO的功能概述用途:GPIO是通用輸入輸出(General Purpose I/O)的簡稱,主要用于工業(yè)現(xiàn)場需要用到數(shù)字量輸入/
    發(fā)表于 12-20 18:58 ?6次下載
    GPIO通用<b class='flag-5'>輸入輸出</b>

    FPGA設(shè)計之時序約束

    篇《FPGA時序約束分享01_約束四大步驟》中,介紹了時序
    發(fā)表于 03-18 10:29 ?1878次閱讀
    <b class='flag-5'>FPGA</b>設(shè)計之時序<b class='flag-5'>約束</b>

    創(chuàng)建輸入輸出接口時序約束的竅門

    輸入輸出接口的約束,整理出了套非常實用的InputDelay/Output Delay Constraints Language Templates。
    的頭像 發(fā)表于 08-02 09:54 ?2804次閱讀
    創(chuàng)建<b class='flag-5'>輸入輸出</b>接口時序<b class='flag-5'>約束</b>的竅門

    Logos系列FPGA輸入輸出接口(IO)用戶指南

    電子發(fā)燒友網(wǎng)站提供《Logos系列FPGA輸入輸出接口(IO)用戶指南.pdf》資料免費下載
    發(fā)表于 09-26 10:19 ?13次下載
    Logos系列<b class='flag-5'>FPGA</b><b class='flag-5'>輸入輸出</b>接口(IO)用戶指南

    FPGA編程技巧系列之輸入輸出偏移約束詳解

    Pad-to-Setup:也被稱為OFFSET IN BEFORE約束,是用來保證外部輸入時鐘和外部輸入數(shù)據(jù)的時序滿足FPGA內(nèi)部觸發(fā)器的建立時間要求的。如下圖TIN_BEFORE
    的頭像 發(fā)表于 02-15 11:52 ?2697次閱讀

    CW32通用輸入輸出端口詳解

    CW32通用輸入輸出端口詳解
    的頭像 發(fā)表于 10-30 17:33 ?1391次閱讀
    CW32通用<b class='flag-5'>輸入輸出</b>端口<b class='flag-5'>詳解</b>

    plc帶模擬量輸入輸出和不帶模擬量輸入輸出有什么區(qū)別啊?

    plc帶模擬量輸入輸出和不帶模擬量輸入輸出有什么區(qū)別啊? PLC是種廣泛應(yīng)用的自動化控制器,它可通過輸入輸出控制信號來管理各種自動化過程
    的頭像 發(fā)表于 10-17 16:44 ?2142次閱讀
    主站蜘蛛池模板: 聂拉木县| 池州市| 松江区| 彭州市| 龙口市| 讷河市| 大姚县| 民县| 营口市| 景洪市| 龙游县| 双桥区| 清苑县| 嵊州市| 探索| 建平县| 凤台县| 尼玛县| 恭城| 宜君县| 滦南县| 平顺县| 富裕县| 满洲里市| 婺源县| 彭山县| 左贡县| 青神县| 马鞍山市| 敦化市| 偃师市| 韶山市| 郁南县| 鹤山市| 河南省| 育儿| 乌鲁木齐市| 深州市| 延边| 通江县| 常宁市|