EDA工具的出現(xiàn)，手動到自動的跨越

1958年誕生的芯片拉開了人類社會邁向信息社會的序幕，并逐漸形成了芯片產(chǎn)業(yè)。1965年，摩爾提出“由于工程師可以不斷縮小晶體管的體積，芯片中的晶體管和電阻器的數(shù)量每年會翻番”，此后又修正為“每隔24個月，晶體管的數(shù)量將翻番”。彼時，芯片上的元件大約只有60種，設(shè)計人員依靠手工完成芯片的設(shè)計、布線等工作。 從20世紀60年代中期開始，業(yè)界先后出現(xiàn)包括通過幾何軟件生成單色曝光圖像圖形化工具，第一個自動化的電路布局和布線工具等，這些工具奏響了EDA發(fā)展的序曲。80年代開始，隨著VHDL、Verilog、以及仿真器的出現(xiàn)，芯片設(shè)計仿真和可執(zhí)行的設(shè)計有了其規(guī)范化的硬件描述語言和標準。

1986年新思科技創(chuàng)始人Aart de Geus博士發(fā)明了具有劃時代意義的邏輯綜合工具。邏輯綜合工具的出現(xiàn)，使原本用單個門來手動設(shè)計芯片電路的工程師用電腦語言來“寫”電路的功能，能夠通過邏輯綜合進行設(shè)計實現(xiàn)，極大提升了芯片設(shè)計的效率，從而讓工程師將更多精力集中在創(chuàng)造性的設(shè)計上。這項發(fā)明無論當時還是現(xiàn)在，都具有劃時代的意義，加速了芯片開發(fā)的進程，使大規(guī)模芯片開發(fā)變?yōu)榭赡埽屓祟愑袡C會在今天設(shè)計出包含數(shù)百億個晶體管的復(fù)雜芯片。

EDA工具推動芯片行業(yè)沿著摩爾預(yù)測的路徑發(fā)展，從10μm逐步演進到如今的5nm，芯片規(guī)模逐漸擴大，電子系統(tǒng)變得越發(fā)復(fù)雜。從系統(tǒng)架構(gòu)開始，落實到功能的定義和實現(xiàn)，最終實現(xiàn)整個芯片的版圖設(shè)計與驗證，是一項復(fù)雜的系統(tǒng)工程，匯聚了人類智慧的最高成果。以蘋果2020年發(fā)布的新款A(yù)14芯片為例，這款芯片采用5nm工藝制造，將118億顆晶體管集成在面積僅為88平方毫米的內(nèi)核上，靠手工已經(jīng)無法完成。

2

Design Compiler賦能全球IC設(shè)計

邏輯綜合對于EDA設(shè)計領(lǐng)域來說是一個偉大的成就，能夠把描述RTL級的HDL語言翻譯成GTECH，然后再優(yōu)化和映射成工藝相關(guān)的門級網(wǎng)表，作為輸入給自動布局布線工具生成GDSII文件用于芯片制造。新思科技的Design Compiler自1986年推出以來，得到全球幾乎所有的芯片供應(yīng)商、IP供應(yīng)商和庫供應(yīng)商的支持和應(yīng)用，到90年代中期，Design Compiler已經(jīng)成為RTL邏輯綜合的事實標準，讓設(shè)計人員的生產(chǎn)力提高至10倍。Design Compiler作為業(yè)界歷史最悠久的設(shè)計實現(xiàn)工具，經(jīng)過30年的不斷發(fā)展和技術(shù)積累，提供最可靠設(shè)計實現(xiàn)優(yōu)化和性能結(jié)果，是目前業(yè)界使用最為廣泛的ASIC設(shè)計實現(xiàn)工具。

新思科技并未止步于一時的技術(shù)領(lǐng)先，而是前瞻性地預(yù)判到行業(yè)未來的發(fā)展趨勢和市場需求，持續(xù)對Design Compiler系列產(chǎn)品進行研發(fā)投資，帶來一次次突破性的創(chuàng)新綜合技術(shù)。例如，新思科技將Design Compiler升級迭代為Design Compiler Graphical，加入物理綜合，即在綜合前加入版圖的布局規(guī)劃信息（floorplan），然后調(diào)用庫信息和約束條件，生成帶有布局信息的門級設(shè)計結(jié)果，進一步提高了綜合與布局布線結(jié)果的相關(guān)一致性，不僅可以更精準地估算連線延時，還可以預(yù)測布線擁堵情況并進行相應(yīng)優(yōu)化。 Design Compiler系列產(chǎn)品已經(jīng)引領(lǐng)市場超過30年，新思科技一次次以尖端的EDA技術(shù)，為當今極度復(fù)雜的前沿設(shè)計提供了有力支持。新版Design Compiler NXT集成了最新的綜合創(chuàng)新技術(shù)，支持5nm以下工藝，能夠大幅度縮短運行時間、實現(xiàn)具有絕對優(yōu)勢的QoR，同時滿足了諸如人工智能（AI）、云計算、5G和自動駕駛等半導體市場對更小體積、更高性能、更低功耗的芯片需求，以及對研發(fā)周期越來越高的要求。

3

Fusion Compiler推動數(shù)字設(shè)計邁進新紀元

從2000年開始，由于復(fù)雜性日益增加，過程節(jié)點和設(shè)計時間持續(xù)縮減，使得在仍然能夠提供更好的結(jié)果和更快交付的同時，管理設(shè)計成本變得十分關(guān)鍵。于是新思科技開始著手開發(fā)一個全面的、緊密集成的實現(xiàn)平臺—— Galaxy Implementation Platform，能夠?qū)⑿酒锢韺崿F(xiàn)所需的所有工具集成到一個協(xié)調(diào)的環(huán)境中，簡化了工程師從一個工具變換到另一個工具的復(fù)雜度，有助于提高生產(chǎn)力并降低出錯幾率。IC Compiler是該平臺的一個主要組件，為設(shè)計人員提供了一個單一、聚合、芯片級物理實現(xiàn)工具，該工具實現(xiàn)了卓越的設(shè)計結(jié)果質(zhì)量（QoR）、交付時間更短、設(shè)計成本減少以及易用性等優(yōu)點。 進入21世紀， EDA技術(shù)開始深入制造領(lǐng)域，并與晶圓廠建立緊密的合作，將EDA工具的使用從制造不斷擴展到標準單元庫、SRAM設(shè)計。而隨著領(lǐng)先晶圓廠每兩年開發(fā)一代工藝，不斷推動摩爾定律向前，EDA工具需要在早期工藝研發(fā)中介入，以確保芯片的設(shè)計能夠在新工藝上被精確應(yīng)用、最終成功制造，EDA在產(chǎn)業(yè)鏈的作用更加凸顯。新思科技作為目前全世界唯一一家覆蓋了從硅的生產(chǎn)制造、芯片測試、到設(shè)計全流程的EDA公司，既能夠在芯片制造的所有流程環(huán)節(jié)提供核心技術(shù)和軟件，又能夠為芯片設(shè)計的全流程提供核心技術(shù)軟件的EDA和IP，有力推動了產(chǎn)業(yè)生態(tài)圈的良性合作。 工藝和設(shè)計的不斷發(fā)展，要求前后端有更好的一致性，以便更快速的收斂。新思科技推出創(chuàng)新性的RTL-to-GDSII產(chǎn)品Fusion Compiler，通過把新型高容量綜合技術(shù)、行業(yè)領(lǐng)先的布局布線技術(shù)、以及業(yè)界領(lǐng)先的golden signoff技術(shù)融合到統(tǒng)一可擴展的數(shù)據(jù)模型中，同時引入諸多機器學習技術(shù)，利用Fusion Compiler可以在最短的時間內(nèi)提供同類最佳的設(shè)計實現(xiàn)質(zhì)量，能夠更好地預(yù)測QoR，以應(yīng)對行業(yè)最先進設(shè)計對更高性能、更低功耗、可靠性、安全性的要求。

Fusion Compiler是業(yè)界唯一的從RTL到GDSII解決方案，能夠?qū)崿F(xiàn)前后端統(tǒng)一數(shù)據(jù)模型、統(tǒng)一的設(shè)計和優(yōu)化引擎，讓整個設(shè)計實現(xiàn)中保持良好的一致性，促進了設(shè)計實現(xiàn)性能提升，加快了工具實現(xiàn)的時間和設(shè)計收斂的速度。同時，引入機器學習技術(shù)，對設(shè)計的實現(xiàn)和優(yōu)化進行加速，顯著提高設(shè)計收斂的速度。這樣的融合技術(shù)已被市場領(lǐng)先的半導體公司進行了充分驗證，能夠提供最高質(zhì)量的設(shè)計，包括通過臺積電5nm、3nm和三星5nm、3nm等最先進工藝的技術(shù)認證。

4

DSO.ai開啟芯片智能設(shè)計

當前，芯片行業(yè)正在經(jīng)歷一個技術(shù)進步和創(chuàng)新浪潮的復(fù)興時期。人工智能、5G、自動駕駛等新興領(lǐng)域技術(shù)的不斷發(fā)展對芯片設(shè)計帶來全新的挑戰(zhàn)，包括工藝要求提升、豐富的應(yīng)用場景、整體設(shè)計規(guī)模以及成本等。EDA工具進入2.0時代，其未來的發(fā)展著重在兩個大的方向，一是應(yīng)用目前豐富的算力，提高并行和分布式處理能力，提升設(shè)計效率；二是更多的應(yīng)用AI技術(shù)，促進設(shè)計的探索自動化，減少可替代的人工努力，解放工程師資源到更具創(chuàng)造性的工作。 新思科技于2020年初推出了業(yè)界首個用于芯片設(shè)計的智能化軟件——DSO.ai（Design Space Optimization AI），這是電子設(shè)計技術(shù)上又一次突破性技術(shù)，能夠在芯片設(shè)計的巨大求解空間里搜索優(yōu)化目標。該解決方案大規(guī)模擴展了對芯片設(shè)計流程選項的探索，能夠自主執(zhí)行次要決策，幫助芯片設(shè)計團隊以專家級水平進行操作，并大幅提高整體生產(chǎn)力，從而在芯片設(shè)計領(lǐng)域掀起新一輪革命。三星已經(jīng)采用新思科技DSO.ai實現(xiàn)性能、功耗與面積優(yōu)化上的進一步突破。原本需要多位設(shè)計專家耗時一個多月才可完成的設(shè)計，DSO.ai只要短短3天即可完成，提速近10倍。

在摩爾定律走向極限、電子領(lǐng)域急需轉(zhuǎn)變突破的關(guān)鍵點、人工智能和量子等新興技術(shù)及產(chǎn)業(yè)不斷涌現(xiàn)的當下，新一代EDA（NG-EDA）的呼聲越來越高。DSO.ai這種AI驅(qū)動的設(shè)計方法將引領(lǐng)EDA進入2.0時代——支持大規(guī)模并行運算、可部署在云端的EDA智能化設(shè)計系統(tǒng)。 EDA作為整個電子產(chǎn)業(yè)的根技術(shù)，從最初作為輸入與仿真的工具確保芯片的正確設(shè)計、到通過優(yōu)化與映射確保芯片設(shè)計的最佳性能、再到如今不斷提升自主化和智能化來引領(lǐng)芯片設(shè)計，EDA通過自身的不斷演進和迭代升級，將保障芯片的持續(xù)創(chuàng)新，為人類邁入數(shù)字經(jīng)濟時代提供源源不斷的動力。

原文標題：從EDA技術(shù)演變看芯片創(chuàng)新之未來

文章出處：【微信公眾號：新思科技】歡迎添加關(guān)注！文章轉(zhuǎn)載請注明出處。

責任編輯：haq