SM320C6727B 德州儀器的 C67x 下一代高性能 32-/64-位浮點數(shù)字信號處理器。

增強型 C67x+ CPU。 C67x+ CPU 在 C671x DSPs上使用的C67x CPU的增強版本。 它與 C67x CPU 兼容但是在每個時鐘周期內(nèi)它的速度、代碼密度和浮點性能顯著提升。 在 300?MHz時，此 CPU 通過在每個平行周期執(zhí)行高達 8 條指令（其中 6 條是浮點運算指令）來提供 2400?MIPS/1800?MFLOPS 的最高性能。 此CPU 本身支持 32-位 浮點，32-位單精度浮點，和 64-位雙精度浮點數(shù)學(xué)計算。

高效存儲器系統(tǒng)。 內(nèi)存控制器將大型片載 256K字節(jié) RAM 和384K字節(jié) ROM映射為統(tǒng)一程序/數(shù)據(jù)內(nèi)存。 由于不像其它設(shè)備那樣程序內(nèi)存和數(shù)據(jù)內(nèi)存的尺寸沒有固定的界限，開發(fā)被簡化了。

內(nèi)存控制器支持單周期從 C67x+ CPU到RAM和ROM的數(shù)據(jù)存取。 高達三個到內(nèi)部 RAM 和 ROM的并行存取，訪問源來自以下四個源中的三個：

• 來自C67x+ CPU的兩個 64-位數(shù)據(jù)存取
• 來自內(nèi)核和程序高速緩存的一個 256-位程序提取
• 一個來自外設(shè)系統(tǒng)（dMAX或者UHPI）的 32 位數(shù)據(jù)存取

這個大 (32K-字節(jié)) 程序高速緩存轉(zhuǎn)換成用于大部分應(yīng)用的高命中率 這就避免了大部分到片載存儲器的程序/數(shù)據(jù)存取沖突。 這也開啟了來自非片載存儲器，例如SDRAM的有效程序執(zhí)行。

高性能縱橫開關(guān)。 高性能縱橫開關(guān)可作為不同總線主控 (CPU, dMAX, UHPI) 和不同目標 (外設(shè)和內(nèi)存)之間的中樞。 縱橫開關(guān)部分連接；一些連接是不支持的 (例如, UHPI-到-外設(shè)連接)。

只要總線主控到一特定目標的傳輸沒有沖突，通過縱橫開關(guān)的數(shù)據(jù)可多重并行傳輸。 當一個沖突確實發(fā)生時，仲裁是一個簡單并且定數(shù)固定優(yōu)先級機制。

因為它負責(zé)大多數(shù)的關(guān)鍵時間 I/O 傳輸，dMAX被給與最高優(yōu)先級，其次是 UHPI，最后是CPU。

dMAX 雙重數(shù)據(jù)運動加速器。 dMAX 是一個設(shè)計用來執(zhí)行數(shù)據(jù)運動加速的模塊。 這個數(shù)據(jù)運動加速器 (dMAX) 控制器處理內(nèi)部數(shù)據(jù)存儲器控制器和C672x DSP上外圍設(shè)備間的用戶編程的數(shù)據(jù)傳輸。 dMAX 允許對任何可尋址存儲器空間的數(shù)據(jù)寫入/讀取運動，包括內(nèi)部存儲器、外設(shè)和外部存儲器。

dMAX 控制器包括的特性有諸如執(zhí)行用于高級數(shù)據(jù)分類的三維數(shù)據(jù)傳輸，作為具有基于階延遲數(shù)據(jù)讀取和寫入功能的循環(huán)緩沖器/FIFO來管理存儲器的某一部分。 dMAX控制器能夠同時處理兩個傳輸請求（如果它們來自/去往不同的源/目的）。

外部內(nèi)存接口 (EMIF) 用于獲得靈活性和內(nèi)存拓展。 C672x上的外部存儲器接口支持單條SDRAM和單條異步存儲器。 C6726 和 C6722上的 EMIF 數(shù)據(jù)寬度是 16?位，而 C6727 上的EMIF數(shù)據(jù)寬度是 32?位。

SDRAM 支持含1, 2, 或者 4個記憶器組的 x16 和 x32 SDRAM 設(shè)備。

C6726 和 C6722 支持高達128M?位的設(shè)備。

C6727 將SDRAM 的支持能力拓展到 256M-位和 512M-位設(shè)備。

異步內(nèi)存支持特別用于從并行非復(fù)用NOR閃存設(shè)備啟動，此設(shè)備可以是 8, 16, or 32?位寬。 通過使用通用I/O引腳或者上層地址線路，專用EMIF地址線路支持從更大的閃存設(shè)備啟動。

異步存儲器接口還可被配置以支持 8 或者 16 位寬的NAND閃存。 它包括一個硬件ECC計算 (用于 8 位錯誤) ，此計算工作在高達 512 字節(jié)的數(shù)據(jù)塊上。

用于高速必行I/O的通用主機端口接口。通用主機端口接口是一個并行接口，通過此接口，外部主機CPU能夠訪問DSP上的存儲器。 C672x UHPI 支持三種模式：

• 復(fù)用地址/數(shù)據(jù) - 半字 (16 位寬) 模式 (與C6713類似)
• 復(fù)用地址/數(shù)據(jù) - 全字 (32 位寬) 模式
• 非復(fù)用模式 - 16 位地址和 32 位數(shù)據(jù)總線

UHPI 也可被限制只訪問C672x地址空間的任意位置上的單一內(nèi)存頁 (64K?字節(jié))； 此頁可以被改變, 但只有 C672x CPU 能進行此操作。 這一特性允許 UHPI用于高速數(shù)據(jù)傳輸，即便系統(tǒng)對安全要求很高的情況下也是如此。

只有 C6727 上安裝有 UHPI。

多通道音頻串口 (McASP0, McASP1, 和 McASP2) - 多達 16?立體聲 通道 I2S。 多通道音頻串口與 CODECs, DACs, ADCs, 和其它設(shè)備無縫連接。 它支持普遍IIS格式和此格式很多變體，包括高達32個時間槽位的時分復(fù)用格式 (TDM) 。

每個McASP包含一個發(fā)送和接收部分，此部分可獨立或同步運行；而且，每一部分裝有它自己的靈活時鐘發(fā)生器和拓展錯誤檢查邏輯。

當數(shù)據(jù)通過McASP的時候, 它能被重新排列，這樣的話應(yīng)用代碼所使用的定點表示法可以獨立于外部設(shè)備所使用的表示法，而不要求任何CPU的開銷來完成轉(zhuǎn)換。

McASP 是一款可配置模塊并支持2 到16 個串行數(shù)據(jù)引腳。 它還有一個選項，就是支持具有全 384 位通道狀態(tài)和用戶數(shù)據(jù)存儲器的數(shù)據(jù)接口發(fā)射器 (DIT) 模式。

C6722上沒有安裝McASP2。

集成電路間串行端口 (I2C0, I2C1)。 C672x 包含兩個集成電路間串行端口 (I2C)。 這兩個端口的典型應(yīng)用是，將一個端口配置成為從端口，與外部用戶接口微控制器相連。 另外一個I2C串行端口可被 C672x DSP 用來控制外部外圍設(shè)備，例如 CODEC 或者網(wǎng)絡(luò)控制器， 這些設(shè)備都是 DSP 設(shè)備的功能外設(shè)。

這兩個 I2C 串口與SPI0 串口引腳復(fù)用。

串行外設(shè)接口端口 (SPI0，SPI1) 在 I2C串口的情況下，C672x DSP 還包括兩個串行外設(shè)接口 (SPI) 串口。 這允許其中一個 SPI 端口被配置成從端口以控制DSP而另外一個SPI串口被DSP用來控制外設(shè)。

SPI端口支持一個 3 引腳模式和可選 4 或 5 引腳模式。 這個可選引腳包括一個從芯片選擇引腳和一個使能引腳，此使能引腳在硬件或者最大SPI吞吐量時執(zhí)行自動握手。

SPI0 端口與這兩個 I2C串口 (I2C0 和 I2C1)引腳復(fù)用。 SPI1 串口與McASP0 和 McASP1上串行數(shù)據(jù)引腳中的 5 個引腳兼容。

實時中斷定時器 (RTI)。 這個實時中斷定時器模塊包括：

• 兩個 32-位計數(shù)器/預(yù)分頻器對
• 兩個輸入捕捉 (與 McASP 直接存儲器存取[DMA] 時間相關(guān)聯(lián)以測量采樣率)
• 具有自動更新功能的 4 個比較
• 數(shù)字安全監(jiān)視裝置 (可選) 用于增強系統(tǒng)穩(wěn)健性

時鐘生成 (PLL 和 OSC)。 C672x DSP 包括一個片載振蕩器，此振蕩器支持范圍在 12?MHz 到 25?MHz 的晶體。 或者， 此時鐘可由CLKIN引腳從外部提供。

DSP包括一個靈活的、可軟件編程的鎖相環(huán)路 (PLL) 時鐘生成器。 PLL輸出被拆分生成 3 個不同的時鐘域 (SYSCLK1, SYSCLK2, 和 SYSCLK3) 。 SYSCLK1 是 CPU, 存儲器控制器, 和存儲器所使用的時鐘。 SYSCLK2 由外設(shè)子系統(tǒng)和 dMAX使用。 SYSCLK3 只用于 EMIF。